JPH11162810A

JPH11162810A - 電子ビーム露光用アラインメントマーク

Info

Publication number: JPH11162810A
Application number: JP9324346A
Authority: JP
Inventors: Yoshiki Kojima; 善樹小島
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-11-26
Filing date: 1997-11-26
Publication date: 1999-06-18
Also published as: US6118128A

Abstract

(57)【要約】【課題】電子ビーム露光に用いられる高密度、微細パ
ターン作製用アラインメントマークに関し、複数回の電
子ビーム走査によってもチャージアップが発生しにく
く、正確なアラインメントマーク位置の検出が可能とな
るアラインメントマークを提供する。【解決手段】アラインメントマークを形成する領域の
面積は同じであっても、導電被膜を形成する領域と、半
導体基板表面を露出させた領域とを反転させて、半導体
基板上に形成した導電被膜内に半導体基板表面が露出す
るような切欠溝からなるアラインメントマークを形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子ビーム露光に
用いられるアラインメントマークに関し、特に、高密
度、微細パターンの作製に用いられるアラインメントマ
ークに関する。

【０００２】

【従来の技術】電界効果トランジスタの高性能化のため
には、ゲート長の短縮が不可欠となるが、かかる微細パ
ターンを作製するために、電子ビームを用いた露光方法
が用いられる。図４は、従来の電子ビーム露光に用いる
アラインメントマークであり、図４（ａ）は、比較的粗
い位置合わせに用いられるグローバルアラインメントマ
ークの上面図であり、図４（ｂ）は、Ｄ−Ｄ’における
断面図である。また、図４（ｃ）は、粗い位置合わせ後
に行う高精度な位置合わせに用いられるファインアライ
ンメントマークの上面図であり、図４（ｄ）は、Ｅ−
Ｅ’における断面図である。図中、１３０１はグローバ
ルアラインメントマーク用金属層、１３０４は半導体基
板、１４０１はファインアラインメントマーク用金属
層、１４０２は電子ビーム、１４０４は半導体基板であ
る。アラインメントマークは、一般に、半導体基板上
に、断面が凸状で十字形状の金属層を形成することによ
り作製する。かかるアラインメントマークの検出は、図
４（ｄ）に示すように、例えば、レジスト（図示せず）
で表面が覆われた半導体基板１４０４上から電子ビーム
１４０２を走査して、かかる電子ビーム１４０２の照射
により半導体基板１４０４および金属層１４０１から放
出される反射電子をディテクタ（図示せず）で検知し、
かかる反射電子の放出量からアラインメントマークの位
置を特定して行われる。半導体基板１４０４および金属
層１４０１に到達した電子ビーム１４０２は、半導体基
板表面に接続されているアースライン等（図示せず）に
より半導体基板外に排出される。通常、電子ビーム１４
０２の走査は、複数回行われ、測定データの平均をとる
ことにより正確なアラインメントマーク位置の特定を行
っている。

【０００３】

【発明が解決しようとする課題】一般に、グローバルア
ラインメントマークは、半導体基板上の一辺が５０μｍ
〜３ｍｍの矩形領域内に、金属層を幅１μｍ〜１ｍｍの
十字形状に蒸着して形成され、また、ファインアライン
メントマークは、半導体基板上の一辺が５μｍ〜１ｍｍ
の矩形領域内に、金属層を幅１μｍ〜３００μｍの十字
形状に蒸着して形成されるが、半導体素子の高密度化に
伴い、アラインメントマークを形成する領域も小さくな
り、アラインメントマークの幅および長さも短くせざる
をえない。従って、アラインメントマークの微細化に伴
い、アラインメントマーク上に照射された電子が半導体
基板に移動しにくくなり、アラインメントマーク上に電
子が溜まり、いわゆるチャージアップ（電荷集中）が発
生しやすくなる。かかるチャージアップした電子は、電
子ビームの入射に対して斥力を及ぼし、正確なアライン
メントマーク位置の検出が困難となる。

【０００４】これに対して、発明者は、電子ビームの走
査回数を減らす方法によりチャージアップの影響の抑制
を図ったが、かかる方法では、チャージアップの低減が
可能となる反面、アラインメントマークの位置を特定す
るためのデータ数が減るため、アラインメントマーク位
置の特定精度が低下し、特に、図３に示すようなＨＥＭ
ＴのＴ型ゲートの作製に不可欠となるサブミクロン領域
での位置合わせが極めて困難となり、高密度、微細パタ
ーンの作製には、かかる方法が適用できないことが分か
った。そこで、本発明は、高密度、微細パターンの作製
に用いられるアラインメントマークにおいて、複数回の
電子ビーム走査によってもチャージアップが発生しにく
く、正確なアラインメントマーク位置の検出が可能とな
る電子ビーム露光用アラインメントマークの提供を目的
とする。

【０００５】

【課題を解決するための手段】そこで、発明者は鋭意研
究の結果、アラインメントマークを形成する領域の面積
は同じであっても、導電被膜を形成する領域と、半導体
基板表面を露出させた領域とを反転させて、半導体基板
上に形成した導電被膜内に半導体基板表面が露出するよ
うな切欠溝からなるアラインメントマークを形成するこ
とにより、導電被膜領域の面積を広くでき、導電被膜上
でのチャージアップの低減が可能となることを見出し、
本発明を完成した。

【０００６】即ち、本発明は、電子ビーム露光用アライ
ンメントマークにおいて、当該アラインメントマーク
が、半導体基板上に設けられた導電被膜の面域内に上記
半導体基板表面が露出するように形成された狭幅の切欠
溝からなり、上記半導体基板上に電子ビームを走査し
て、上記導電被膜および上記切欠溝内の半導体基板表面
から放出される反射電子量を検知することにより、上記
アラインメントマークの位置を特定するようにしたこと
を特徴とした電子ビーム露光用アラインメントマークで
ある。このように、従来のアラインメントマーク構造と
は反転した構造、即ち、導電層内に形成した凹部をアラ
インメントマークとして用いる構造とすることにより、
アラインメントマーク形成領域は同じであっても、導電
層領域の面積を広くすることができ、導電層上でのチャ
ージアップの低減が可能となる。この結果、従来構造で
は、導電層上にチャージアップが発生するような複数回
の電子ビームの走査が可能となり、アラインメントマー
クの検出精度が向上し、微細パターンを高精度に作製す
ることが可能となる。

【０００７】ここで、特開昭６１−２４１６１０号公報
には、Ａｌ膜内に、Ｃｒ領域を十字形状に露出させて形
成した十字マークを用いて該十字マークのセンターを検
出する検出法が記載されているが、かかる方法は、第１
に、パターン幅が広く、２０μｍ程度の長波長の検出光
の使用が可能なパターンに適用するものであり、本発明
のようなマーク幅が数μｍのパターンには適用が不可能
であり、第２に、上記検出法のように、光を用いて検出
する場合には、チャ−ジアップの問題は発生せず、これ
らの点において本発明とは異なるものである。即ち、本
発明は、微細パターンの検出の必要性に鑑み、従来のよ
うな光による検出法に代えて、波長の短い電子ビームを
用いた検出法を用いるとともに、特に、高集積化された
微細パターンにおいて顕著な影響を及ぼすチャージアッ
プの低減を図ることを目的とするものである。

【０００８】上記アラインメントマークは、２つの直交
する切欠溝であることが好ましい。２つの直交する切欠
溝からなる十字形状のアラインメントマークとすること
により、直交する２つの方向（Ｘ軸方向、Ｙ軸方向）の
アラインメントマーク位置の特定が容易となるからであ
る。

【０００９】上記半導体基板は、低導電性基板であって
もよい。従来のアラインメントマーク構造では、基板を
低導電性基板とした場合には、特に電子が基板に逃げに
くいため、チャージアップが発生しやすかったが、本発
明にかかるアラインメントマーク構造では、低導電性基
板を用いた場合であっても、チャージアップが発生しに
くく、高精度なアラインメントマーク位置の特定を可能
とすることができる。かかる低導電性基板は、キャリア
濃度が５×１０¹⁶〜１×１０¹⁹／ｃｍ³程度の基板をい
う。

【００１０】上記半導体基板は、ガリウム砒素基板また
はインジウムリン基板であることが好ましい。

【００１１】上記導電層は、金属であることが好まし
い。導電率の高い金属を用いることより、チャージアッ
プの発生を低減することができるからである。

【００１２】上記金属は、Ａｕを含む化合物、またはＷ
Ｓｉを含む化合物からなることが好ましい。かかる材料
を用いることにより、オーミック電極形成工程、または
ゲート電極形成工程において、同時にアラインメントマ
ークの形成が可能となり、製造工程の削減が可能となる
からである。

【００１３】

【発明の実施の形態】実施の形態１．本発明の実施の形
態１について、図１を参照しながら説明する。図１は、
本発明の実施の形態にかかる電子ビーム露光用アライン
メントマークであり、図１（ａ）は、比較的粗い位置合
わせに用いられるグローバルアラインメントマークの上
面図であり、図１（ｂ）は、Ａ−Ａ’における断面図で
ある。また、図１（ｃ）は、粗い位置合わせ後に行う高
精度な位置合わせに用いられるファインアラインメント
マークの上面図であり、図１（ｄ）は、Ｂ−Ｂ’におけ
る断面図である。即ち、本実施の形態にかかる電子ビー
ム露出用アラインメントマークは、半導体基板１０４、
２０４上に設けられた導電層１１〜１４、２１〜２４に
挟まれた上記半導体基板１０４、２０４の表面を露出さ
せて形成された切欠溝からなるマーク１０１、２０１か
らなり、上記半導体基板１０４、２０４上に電子ビーム
２０２を走査させて上記半導体基板１０４、２０４およ
び上記導電層１１等から放出される反射電子量を検知す
ることにより、上記マーク１０１、２０１の位置が特定
されることを特徴とする電子ビーム露光用アラインメン
トマークである。図中、１０１はグローバルアラインメ
ントマーク、１０４は半導体基板、１１〜１４は金属
層、２０１はファインアラインメントマーク、２０２は
電子ビーム、２０４は半導体基板、２１〜２４は金属層
である。

【００１４】図１（ａ）（ｂ）のグローバルアラインメ
ントマーク１０１は、金属層１１、１２、１３、１４に
囲まれ、かかる金属層間に半導体基板１０４の表面が十
字形状に露出させた切欠溝として形成される。金属層１
１、１２、１３、１４は同一の層構造で構成されてい
る。例えば、本実施の形態では、下層からＡｕＧｅ／Ｎ
ｉ／Ａｕの３層構造となっており、３層全体の膜厚ｔ１
は、１０００Å〜５０００Åとなっている。アラインメ
ントマーク１０１の寸法は、Ｘ１＝Ｙ１＝１μｍ〜１ｍ
ｍであり、十字形状全体の寸法は、Ｘ１１＝Ｙ１１＝５
０μｍ〜３ｍｍとなっている。特に、アラインメントマ
ーク１０１の寸法は、Ｘ１＝Ｙ１＝３〜１０μｍＸ１１＝Ｙ１１＝２０００〜３０００μｍ程度が最も好ましい。このように、アラインメントマー
ク１０１の構造をＡｕＧｅ／Ｎｉ／Ａｕの３層構造とす
ることにより、アラインメントマーク１０１を半導体素
子のオーミック電極製造工程において、同時に形成する
ことが可能となる。

【００１５】図２（ａ）（ｂ）のファインアラインメン
トマーク２０１は、上記グローバルアラインメントマー
ク１０１による粗い位置合わせ（位置の補正）後に、よ
り正確な位置合わせを行うために用いられる。ファイン
アラインメントマーク２０１の金属層２１〜２４は、上
記グローバルアラインメントマーク１０１と同一の層構
造からなり、下層からＡｕＧｅ／Ｎｉ／Ａｕの３層構造
になっている。金属層２１等の膜厚ｔ２は、全体で１０
００Å〜５０００Åとなっている。アラインメントマー
ク２０４の寸法は、Ｘ２＝Ｙ２＝１μｍ〜３００μｍで
あり、十字形状全体の大きさは、Ｘ２２＝Ｙ２２＝５μ
ｍ〜１ｍｍとなっている。

【００１６】次に、かかるアラインメントマークの検出
方法について、図１（ｄ）のファインアラインメントマ
ーク２０１を例に説明すると、まず横方向（Ｘ軸方向）
に、半導体基板２０４上および金属層２３、２４上に電
子ビーム２０２を走査し、かかる電子ビーム２０２の照
射により半導体基板２０４および金属層２３、２４から
放出される反射電子の量をディテクタ（図示せず）を用
いて検知し、かかる反射電子の放出量の変化から、金属
層２３、２４に囲まれたアラインメントマーク２０１の
位置を特定する。かかる電子ビーム２０２の走査は複数
回行われ、得られたアラインメントマーク２０１の位置
データの平均から、アラインメントマークの位置を最終
的に特定する。従って、かかる電子ビーム２０２の走査
回数が多い程、アラインメントマーク２０１の特定精度
を向上させることが可能となる。かかる工程を行うこと
により、横方向（Ｘ軸方向）のアラインメントマーク２
０１の位置特定ができる。縦方向（Ｙ軸方向）について
も同様の方法でアラインメントマーク２０１の位置特定
を行う。このようにして得られたＸ軸、Ｙ軸両方向のデ
ータを用いて、以降の微細パターンの形成が行われる。
尚、ファインアラインメントマーク２０１に対して電子
ビーム２０２を走査する場合、同時にグーバルアライン
メントマーク１０１にも電子ビーム２０２を走査しても
構わない。

【００１７】このように、本実施の形態にかかるアライ
ンメントマーク１０１、２０１は、金属層１１〜１４、
２１〜２４に囲まれ、十字形状に露出した半導体基板１
０４、２０４を用いるため、アラインメントマーク形成
領域内での金属層１１〜１４、２１〜２４の占める面積
が、従来のアラインメントマーク１３０１、１４０１
（図４）に比較して、大きくなっており、かかる金属層
１１〜１４、２１〜２４上での電子ビームのチャージア
ップが発生しにくい。即ち、金属層１１〜１４、２１〜
２４の体積が大きく、また半導体基板１０４、２０４と
の接触面積も大きいため、金属層１１〜１４、２１〜２
４表面に到達した電子（荷電粒子）を効率的に金属層１
１等内、または半導体基板１０４、２０４に拡散させる
ことができるため、チャージアップの発生を抑制するこ
とが可能となる。従って、電子ビームの走査回数を複数
回走査しても、従来構造（図４）のようにチャージアッ
プが発生せず、高精度なアラインメントマーク位置の検
出が可能となる。

【００１８】本実施の形態では、グローバルアラインメ
ントマーク１０１、ファインアラインメントマーク２０
１をＡｕＧｅ／Ｎｉ／Ａｕの３層構造により形成した
が、半導体基板の材料と異なる導電性の金属材料であれ
ば、他の材料を使用することも可能である。例えば、化
合物半導体であるＧａＡｓ系やＩｎＰ系等の基板材料を
用いる場合には、アラインメントマークは、Ａｕ系材
料、ＷＳｉ系材料、Ｐｔ系材料、Ｔｉ系材料等から形成
することが可能となる。この結果、オーミック電極材
料、またはゲート電極材料と同じ材料を用いてアライン
メントマークを形成することができるため、オーミック
電極形成工程、またはゲート電極形成工程で、同時にア
ラインメントマークの形成を行うことが可能となる。

【００１９】実施の形態２．本発明の実施の形態２につ
いて、図２を参照しながら説明する。図２（ａ）は、上
記実施の形態１で説明したグローバルアラインメントマ
ーク１０１およびファインアラインメントマーク２０１
を用いて作製した化合物半導体デバイスであるＴ型ゲー
トのＨＥＭＴの上面図である。図中、３０１はゲート電
極部、３０２、３０３はオーミック電極部を示す。かか
るＨＥＭＴの作製には、図２（ｂ）に示すように、半導
体基板３０４上に少なくとも２箇所のグローバルアライ
ンメントマーク１０１が必要であり、通常、４箇所に配
置される。即ち、半導体基板３０４の位置合わせにあた
り、まず最初に、少なくとも２箇所に設けられたグロー
バルアラインメントマーク１０１を用いて粗い位置合わ
せが行われる。

【００２０】次に、上記グローバルアラインメントマー
ク１０１を用いた位置合わせを行った半導体基板３０４
は、ファインアラインメントマーク２０１を用いて、高
精度の位置合わせが行われる。ファインアラインメント
マーク２０１の数は、電子ビーム露光工程で必要とされ
るマークの条件によっても異なるが、例えば、縮小投影
露光が１ショットで行われる領域内に少なくとも３箇所
以上、あるいは、その１ショットの各象限に少なくとも
１箇所以上、ファインアラインメントマーク２０１を設
けることが必要とされる。図２（ｃ）は、縮小投影露光
用フォトマスクであり、図中のＡ、Ｂ、Ｃは、夫々、半
導体装置の回路パターンであり、かかるＡ、Ｂ、Ｃが夫
々１ショットで縮小投影露光される単位となっている。
通常、図２（ａ）に示すＨＥＭＴを作製する場合、１シ
ョットで形成される半導体装置内に２チップ以上のＨＥ
ＭＴが形成されている。従って、かかるＨＥＭＴの各チ
ップにつき１つ以上のファインアラインメントマーク２
０１を形成することにより、異なった仕様の電子ビーム
露光装置を用いる場合であっても、電子ビーム露光装置
で必要とされるマーク条件を意識することなく同じよう
に位置合わせを行うことができるようになる。

【００２１】次に、図３（ａ）〜（ｆ）に、かかるグロ
ーバルアラインメントマーク１０１およびファインアラ
インメントマーク２０１を用いたＨＥＭＴのＴ型ゲート
電極形成工程の断面図を示す。まず、図３（ａ）に示す
ように、ＧａＡｓ等の半導体基板６０１上にＰＭＧＩ等
の電子ビーム露光用レジスト（下層レジスト）６０２を
１０００〜３０００Åの膜厚で形成し、更に、かかる電
子ビーム露光用レジスト６０２上にフォトレジスト（上
層レジスト）６０３を５０００〜２００００Åの膜厚で
形成する。続いて、上層レジストパターン形成用フォト
マスク６０４と縮小投影露光装置（図示せず）等を用い
て露光光６０５を照射することにより、フォトレジスト
６０３のみを露光、現像し、図３（ｂ）に示すＴ型ゲー
ト電極の上部電極部パターン７０１を形成する。尚、１
２０１は、予め作製されたソース／ドレイン電極であ
る。

【００２２】次に、図３（ｃ）に示すように、Ｔ型ゲー
ト電極の上部電極部パターン７０１の開口部内のＴ型ゲ
ート下部電極パターン形成領域に、集束電子ビーム７０
２を照射し、下部電極パターン８０１の直接描画を行
う。この際、上部電極部パターン７０１と下部電極部パ
ターン８０１の位置がずれを起こさないように、上部電
極部パターン７０１の開口部内に、正確に下部電極部パ
ターン８０１を形成しなければならない。このため、予
め、半導体基板６０１上に形成された、粗い位置合わせ
に用いられるグローバルアラインメントマーク１０１
と、正確な位置合わせに用いられるファインアラインメ
ントマーク２０１の位置を電子ビームで複数回走査し
て、その位置を特定し、かかる特定された位置を基に設
計値とのずれ量を補正しながら正確に下部電極部パター
ン８０１形成位置を特定し、かかる位置を露光する。

【００２３】ここで、グローバルアラインメントマーク
１０１は、半導体基板６０１上に、一辺が５０μｍ〜３
ｍｍの金属領域内に、１μｍ〜１ｍｍの幅で十字形状に
設けられた半導体基板表面を露出させた開口部で形成さ
れている。一方、ファインアラインメントマーク２０１
は、半導体基板６０１上で、５μｍ〜１ｍｍの金属領域
内に１μｍ〜３００μｍの幅で十字形状に設けられた半
導体基板表面を露出させた開口部で形成されている。従
って、複数回の電子ビーム走査を行っても、従来構造の
ようにチャージアップが発生しにくく、より高精度にア
ラインメントマークの位置の特定を行うことが可能とな
る。特に、ＨＥＭＴのゲート電極形成においては、上部
電極部パターン７０１の開口部幅が１μｍ前後であり、
かかる開口部内の所定の位置に、幅が０．１μｍ程度の
下部電極パターン８０１を形成することが必要となる。
このため、本発明にかかるアラインメントマークを用い
ることにより、高精度なゲートパターンの形成が可能と
なり、従来発生していたゲート電極の形成不良を大幅に
低減することが可能となる。

【００２４】このように、電子ビーム露光用レジスト６
０２の所定の位置に電子ビームの直接描画で露光を行
い、続いて現像を行うことにより、図３（ｃ）に示すよ
うにＴ型下部電極レジストパターン８０１を得ることが
できる。

【００２５】次に、図３（ｄ）に示すように、Ｔ型ゲー
トレジストパターン８０１をマスクに用いて、半導体基
板６０１のウェットエッチングを行い、半導体基板６０
１の表面の一部にリセス溝９０１を形成する。

【００２６】次に、図３（ｄ）に示すように、全面にＡ
ｌ等のゲート電極用金属１００１を蒸着したのち、リフ
トオフ法を用いて不要なゲート電極用金属１００１を除
去することにより、図３（ｅ）に示すようなＴ型ゲート
電極１１０１を得ることができる。

【００２７】以上が、本発明にかかるアラインメントマ
ークを用いたＨＥＭＴのＴ型ゲート電極作製方法である
が、アラインメントマークは、ゲート電極形成前に作製
されるオーミック電極１２０１と同じ材料を用いること
により、オーミック電極作製と同じ工程を用いて、同時
に形成することが可能となる。

【００２８】

【発明の効果】以上の説明から明らかなように、従来の
アラインメントマーク構造とは反転した構造、即ち、導
電層内に形成した凹部をアラインメントマークとして用
いる構造とすることにより、アラインメントマーク形成
領域は同じであっても、導電層領域の面積を広くするこ
とができ、導電層上でのチャージアップの低減が可能と
なる。従って、従来構造では、導電層上にチャージアッ
プが発生するような複数回の電子ビームの走査が可能と
なり、アラインメントマークの検出精度が向上し、微細
パターンを高精度に作製することが可能となる。

【００２９】また、アラインメントマークを、十字形状
のアラインメントマークとすることにより、直交する２
つの方向（Ｘ軸方向、Ｙ軸方向）のアラインメントマー
ク位置の特定を容易とすることができる。

【００３０】また、特に基板を低導電性基板とした場合
には、従来のアラインメントマーク構造では電子が基板
に逃げにくいため、チャージアップが発生しやすかった
が、本発明にかかるアラインメントマークを用いること
により、低導電性基板を用いた場合であってもチャージ
アップが発生しにくく、高精度なアラインメントマーク
位置の特定が可能となる。

【図面の簡単な説明】

【図１】（ａ）（ｂ）本発明の実施の形態１にかか
るグローバルアラインメントマークの上面図およびＡ−
Ａ’における断面図である。（ｃ）（ｄ）本発明の実施の形態１にかかるファイン
アラインメントマークの上面図およびＢ−Ｂ’における
断面図である。

【図２】（ａ）本発明の実施の形態２にかかるＨＥ
ＭＴの上面図である。（ｂ）本発明の実施の形態２にかかる半導体基板の上
面図である。（ｃ）本発明の実施の形態２にかかる縮小投影露光用
レチクル回路パターンのレイアウト図である。

【図３】本発明の実施の形態２にかかるＨＥＭＴのＴ
型電極の製造工程図である。

【図４】（ａ）（ｂ）従来のグローバルアラインメ
ントマークの上面図およびＤ−Ｄ’における断面図であ
る。（ｃ）（ｄ）従来のファインアラインメントマークの
上面図およびＥ−Ｅ’における断面図である。

【符号の説明】

１０１グローバルアラインメントマーク、１１、１
２、１３、１４金属層、１０４半導体基板、２０１
ファインアラインメントマーク、２１、２２、２３、
２４金属層、２０４半導体基板。

Claims

【特許請求の範囲】

【請求項１】電子ビーム露光用アラインメントマーク
において、当該アラインメントマークが、半導体基板上に設けられ
た導電被膜の面域内に上記半導体基板表面が露出するよ
うに形成された狭幅の切欠溝からなり、上記半導体基板上に電子ビームを走査して、上記導電被
膜および上記切欠溝内の半導体基板表面から放出される
反射電子量を検知することにより、上記アラインメント
マークの位置を特定するようにしたことを特徴とした電
子ビーム露光用アラインメントマーク。
【請求項２】上記アラインメントマークが、２つの直
交する切欠溝であることを特徴とする請求項１に記載の
電子ビーム露光用アラインメントマーク。
【請求項３】上記半導体基板が、低導電性基板である
ことを特徴とする請求項１に記載の電子ビーム露光用ア
ラインメントマーク。
【請求項４】上記半導体基板が、ガリウム砒素基板ま
たはインジウムリン基板であることを特徴とする請求項
１または３に記載の電子ビーム露光用アラインメントマ
ーク。
【請求項５】上記導電被膜が、金属からなることを特
徴とする請求項１に記載の電子ビーム露光用アラインメ
ントマーク。
【請求項６】上記金属が、Ａｕまたはその化合物、ま
たはＷＳｉまたはその化合物からなることを特徴とする
請求項５に記載の電子ビーム露光用アラインメントマー
ク。