JPS62229944A - 位置合わせマ−クの形成方法 - Google Patents
位置合わせマ−クの形成方法Info
- Publication number
- JPS62229944A JPS62229944A JP61072941A JP7294186A JPS62229944A JP S62229944 A JPS62229944 A JP S62229944A JP 61072941 A JP61072941 A JP 61072941A JP 7294186 A JP7294186 A JP 7294186A JP S62229944 A JPS62229944 A JP S62229944A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mark
- forming
- alignment
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000010894 electron beam technology Methods 0.000 claims description 15
- 238000012546 transfer Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体集積回路等の製造工程で用いられるパ
ターン位置合わせマークの形成方法に係わり、特に複数
のパターン層を重ね合わせて半導体素子を形成する際に
有効な位置合わせマークの形成方法に関する。
ターン位置合わせマークの形成方法に係わり、特に複数
のパターン層を重ね合わせて半導体素子を形成する際に
有効な位置合わせマークの形成方法に関する。
(従来の技術)
光やX線或いは電子線を初めとする荷電ビームを用いた
露光技術により、半導体基板に微細パターンを描画成い
は転写する場合、幕板の正確な位置を検出して、微細パ
ターンを所定の位置に形成する、所謂パターンの位置合
わせが必要となる。
露光技術により、半導体基板に微細パターンを描画成い
は転写する場合、幕板の正確な位置を検出して、微細パ
ターンを所定の位置に形成する、所謂パターンの位置合
わせが必要となる。
近年の半導体素子の集積化の進展に伴い、パターン自身
の微細化もさることながら、位置合わせ技術の高精度化
の要求は益々高まっている。
の微細化もさることながら、位置合わせ技術の高精度化
の要求は益々高まっている。
そこで、微細化とパターン位置補正の容易さを兼ね備え
た電子ビーム直接描画技術が先端デバイス開発の有力な
方法の一つとして注目されている。
た電子ビーム直接描画技術が先端デバイス開発の有力な
方法の一つとして注目されている。
しかし、電子ビーム直接描画技術の描画処理速度は従来
の光ステッパを代表とする光転写技術の処理速度に比べ
て桁違いに遅い。従って、比較的図形の大きなパターン
層には光転写技術を用い、極微細で高精度を要するパタ
ーン層には電子ビーム描画技術を用いる、所謂ハイブリ
ッド露光方式が有力な方法となる。
の光ステッパを代表とする光転写技術の処理速度に比べ
て桁違いに遅い。従って、比較的図形の大きなパターン
層には光転写技術を用い、極微細で高精度を要するパタ
ーン層には電子ビーム描画技術を用いる、所謂ハイブリ
ッド露光方式が有力な方法となる。
しかしながら、如何に電子ビーム描画の位置合わせ精度
が良好であったとしても、多くのパターン層を重ね合わ
せた時の総合的位置合わせ精度が良くなるとは限らない
。即ち、一つの基準となる位置合わせマークに多数のパ
ターン層を合わせ込む、所謂間接合わせ方式では、パタ
ーン層間の相互の位置合わせ精度は、用いた描画成いは
転写方式固有の位置合わせ精度よりも必ず劣り、最悪の
場合にはそれらの方式の合わせずれを加算した分だけ、
パターンずれを生じてしまう。従って、位置合わせ精度
が最も精密であるべきパターン層同志の場合には間接合
わせではなく、いずれか一方のパターン層の形成時に同
時に形成した原理的に合わせずれ皆無の位置合わせマー
クを基準として、他方のパターン層を直接に合わせ込む
、所謂直接合わせ方式を用いるべきである。
が良好であったとしても、多くのパターン層を重ね合わ
せた時の総合的位置合わせ精度が良くなるとは限らない
。即ち、一つの基準となる位置合わせマークに多数のパ
ターン層を合わせ込む、所謂間接合わせ方式では、パタ
ーン層間の相互の位置合わせ精度は、用いた描画成いは
転写方式固有の位置合わせ精度よりも必ず劣り、最悪の
場合にはそれらの方式の合わせずれを加算した分だけ、
パターンずれを生じてしまう。従って、位置合わせ精度
が最も精密であるべきパターン層同志の場合には間接合
わせではなく、いずれか一方のパターン層の形成時に同
時に形成した原理的に合わせずれ皆無の位置合わせマー
クを基準として、他方のパターン層を直接に合わせ込む
、所謂直接合わせ方式を用いるべきである。
ところが、ハイブリッド露光方式を用いた場合、従来の
光露光で用いられる位置合わせマークでは、十分な反射
電子信号が得られず、電子ビーム描画用の位置合わせマ
ークとしては不適当である。このため、止むをなく、予
め十分な反射電子信号の得られる位置合わせマークをウ
ェハに形成しておくことが必要で、間接合わせ方式を余
儀なくされていた。
光露光で用いられる位置合わせマークでは、十分な反射
電子信号が得られず、電子ビーム描画用の位置合わせマ
ークとしては不適当である。このため、止むをなく、予
め十分な反射電子信号の得られる位置合わせマークをウ
ェハに形成しておくことが必要で、間接合わせ方式を余
儀なくされていた。
(発明が解決しようとする問題点)
このように従来の位置合わせマークでは、直接合わせ方
式をハイブリッド露光方式に適用することは困難であっ
た。
式をハイブリッド露光方式に適用することは困難であっ
た。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、直接合わせ方式をハイブリッド露光方
式の場合にも適用することができ、且つ簡便な方法で実
現し得る位置合わせマークの形成方法を提供することに
ある。
とするところは、直接合わせ方式をハイブリッド露光方
式の場合にも適用することができ、且つ簡便な方法で実
現し得る位置合わせマークの形成方法を提供することに
ある。
[発明の構成]
(問題点を解決するための手段)
本発明の骨子は、基準となるパターン層を形成する際に
同時にマークパターンを形成し、このマークパターンに
基づいて反射電子強度等の十分大きな位置合わせマーク
を形成することにある。
同時にマークパターンを形成し、このマークパターンに
基づいて反射電子強度等の十分大きな位置合わせマーク
を形成することにある。
即ち本発明は、複数のパターン層を虫ね合わせて半導体
素子を形成する際に用いられる位置合わせマークを製造
する位置合わせマークの形成方法において、基準となる
べきパターン層を形成する際に同時に位置合わせマーク
パターンを形成したのち、この位置合わせマークパター
ンを含む小領域に選択的に開口部を設け他の領域と分離
し、次いで上記開口部に基づいてエツチング及び堆積の
少なくとも一方を選択的に行うようにした方法である。
素子を形成する際に用いられる位置合わせマークを製造
する位置合わせマークの形成方法において、基準となる
べきパターン層を形成する際に同時に位置合わせマーク
パターンを形成したのち、この位置合わせマークパター
ンを含む小領域に選択的に開口部を設け他の領域と分離
し、次いで上記開口部に基づいてエツチング及び堆積の
少なくとも一方を選択的に行うようにした方法である。
(作用)
上記の方法であれば、第1のパターン形成工程により形
成したマークパターンに基づいて、反射電子強度等の十
分大きな位置合わせマークをセルファラインで容易に形
成することが可能となる。
成したマークパターンに基づいて、反射電子強度等の十
分大きな位置合わせマークをセルファラインで容易に形
成することが可能となる。
従って、このマークを用いることにより、ハイブリッド
露光方式であっても直接位置合わせ方式を行うことが可
能となる。
露光方式であっても直接位置合わせ方式を行うことが可
能となる。
(実施例)
以下、本発明の詳細を図示の実施例によって説明する。
第1図(a)〜(d)は本発明の一実施例に係わる位置
合わせマーク形成工程を示す断面図である。まず、第1
図(a)に示す如く半導体基板としてのシリコンウェハ
1上に光露光或いは電子ビーム露光等の公知の方法によ
り、選択的に半導体素子形成領域を分離する所謂素子分
離工程を行い、これと同時にマークパターンを形成する
。即ち、レジストパターンに基づき、エツチング及び選
択酸化等の所謂素子分離プロセスを行う工程を用いてマ
ークパターン部2.素子形成領ia3及び素子分離領域
4を形成する(第1のパターン形成工程)。
合わせマーク形成工程を示す断面図である。まず、第1
図(a)に示す如く半導体基板としてのシリコンウェハ
1上に光露光或いは電子ビーム露光等の公知の方法によ
り、選択的に半導体素子形成領域を分離する所謂素子分
離工程を行い、これと同時にマークパターンを形成する
。即ち、レジストパターンに基づき、エツチング及び選
択酸化等の所謂素子分離プロセスを行う工程を用いてマ
ークパターン部2.素子形成領ia3及び素子分離領域
4を形成する(第1のパターン形成工程)。
ここまでは、従来技術にも見られる光露光用直接合わせ
マークの形成方法である。この方法で得られるマークパ
ターン部2を位置合わせマークとして用いたのでは、電
子ビームを走査して得られる反128子信号のコントラ
ストが乏しく、十分な位置合わせ精度は得られない。
マークの形成方法である。この方法で得られるマークパ
ターン部2を位置合わせマークとして用いたのでは、電
子ビームを走査して得られる反128子信号のコントラ
ストが乏しく、十分な位置合わせ精度は得られない。
そこで、次の工程(第2のパターン形成工程)として、
本発明のポイントとなる、マークパターン部を含む小領
域に選択的に間口部を設けるべく、第2の描画若しくは
転写の工程として、第1図(b)に示す如く光露光或い
は電子ビーム露光等の公知の方法により開口部21を有
するレジストパターン5を形成する。この場合の位置合
わせ精度は余り精密さを要求されず、密着露光法の如き
簡便な方法で十分満足させることができる。
本発明のポイントとなる、マークパターン部を含む小領
域に選択的に間口部を設けるべく、第2の描画若しくは
転写の工程として、第1図(b)に示す如く光露光或い
は電子ビーム露光等の公知の方法により開口部21を有
するレジストパターン5を形成する。この場合の位置合
わせ精度は余り精密さを要求されず、密着露光法の如き
簡便な方法で十分満足させることができる。
上記第1図(b)に示す工程を経ることにより、素子形
成領域3及び素子分離領域4をレジストパターン5によ
り保護しつつ、開口部21に基づいて所望のマーク断面
形状の位置合わせマークを形成すべく、以下のエツチン
グ或いは堆積工程に移ることが可能となる。
成領域3及び素子分離領域4をレジストパターン5によ
り保護しつつ、開口部21に基づいて所望のマーク断面
形状の位置合わせマークを形成すべく、以下のエツチン
グ或いは堆積工程に移ることが可能となる。
次いで、第1図(C)に示す如く、マークパターン部2
に残された薄膜(この場合酸化シリコン)を湿式若しく
は乾式エツチング法を用いて除去し、ウェハ表面を露出
する。これにより、素子分1!11領域4の端部からな
る開口部(マークパターン)22がセルファラインで形
成されることになる。
に残された薄膜(この場合酸化シリコン)を湿式若しく
は乾式エツチング法を用いて除去し、ウェハ表面を露出
する。これにより、素子分1!11領域4の端部からな
る開口部(マークパターン)22がセルファラインで形
成されることになる。
この工程は、本発明の本質的な工程ではないが、次のマ
ーク断面形状を決めるためのエツチングに付随した工程
と見なすこ−とができる。
ーク断面形状を決めるためのエツチングに付随した工程
と見なすこ−とができる。
次いで、素子分離領域4の端辺、によりなるマークパタ
ーン22をマ′スクとして、所望のマーク断面形状を得
るエツチングを行う。例えば、水酸化カリウム水溶液に
よるシリコン異方性湿式エツチングを用いることにより
、第1図(d)に示す如くv字型の位置合わせマーク2
3を形成する(第3のパターン形成工程)。この位置合
わせマーク23はウェハ1自体に設けた溝であるから、
電子ビームを照射した時に十分大きな反射電子強度が得
られるものである。
ーン22をマ′スクとして、所望のマーク断面形状を得
るエツチングを行う。例えば、水酸化カリウム水溶液に
よるシリコン異方性湿式エツチングを用いることにより
、第1図(d)に示す如くv字型の位置合わせマーク2
3を形成する(第3のパターン形成工程)。この位置合
わせマーク23はウェハ1自体に設けた溝であるから、
電子ビームを照射した時に十分大きな反射電子強度が得
られるものである。
なお、上記湿式エツチングの代りに、公知の反応性イオ
ンエツチングを用い、第2図に示す如く垂直断面形状の
位置合わせマーク24を形成することも可能である。
ンエツチングを用い、第2図に示す如く垂直断面形状の
位置合わせマーク24を形成することも可能である。
かくして形成された位置合わせマーク23゜24は、十
分大きなな反1)19!子強度を得ることができ、その
後に形成される上層パターン層の露光の際に、直接位置
合わせ方式を採用することが可能となる。従って、ハイ
ブリッド露光方式におけるパターン層間の位置合わせ精
度を向上させることができ、露光精度の向上をはかり得
る。また、位置合わせマーク23.24はセルファライ
ンに近い形で形成することができ、該マーク23゜24
の形成を容易に実現することができる。
分大きなな反1)19!子強度を得ることができ、その
後に形成される上層パターン層の露光の際に、直接位置
合わせ方式を採用することが可能となる。従って、ハイ
ブリッド露光方式におけるパターン層間の位置合わせ精
度を向上させることができ、露光精度の向上をはかり得
る。また、位置合わせマーク23.24はセルファライ
ンに近い形で形成することができ、該マーク23゜24
の形成を容易に実現することができる。
第3図<a>〜(e)は本発明の他の実施例を説明する
ためめ工程断面図である。なお、第1図と同一部分には
同一符号を付して、その詳しい説明は省略する。
ためめ工程断面図である。なお、第1図と同一部分には
同一符号を付して、その詳しい説明は省略する。
この実施例が先に説明した実施例と異なる点は、位置合
わせマークとして凹型マークの代りに凸型マークを形成
することにある。即ち、第1のパターン形成工程におい
て、第3図(a)に示す如くマークパターン部2に偏部
シリコン酸化膜を残しておく。次いで、これをマークエ
ツチングの際のマスクとして用いることにより、同図(
b)〜(d)に示す如く凸型の位置合わせマーク25を
形成する。その後、第3図(e)に示す如く位置合わせ
マーク25上に残ったシリコン酸化躾を除去する。
わせマークとして凹型マークの代りに凸型マークを形成
することにある。即ち、第1のパターン形成工程におい
て、第3図(a)に示す如くマークパターン部2に偏部
シリコン酸化膜を残しておく。次いで、これをマークエ
ツチングの際のマスクとして用いることにより、同図(
b)〜(d)に示す如く凸型の位置合わせマーク25を
形成する。その後、第3図(e)に示す如く位置合わせ
マーク25上に残ったシリコン酸化躾を除去する。
この凸型の位置合わせマーク25の場合には、マーク上
の被覆物の影響を受けることが少なく、多層レジスト等
の厚い被覆物の場合にも有効なマークとなる。
の被覆物の影響を受けることが少なく、多層レジスト等
の厚い被覆物の場合にも有効なマークとなる。
なお、本発明は上述した各実施例に限定されるものでは
ない。前記位置合わせマーク形成のためのエツチングの
後に、例えば前記第2図に示す工程の後に、エツチング
により形成された溝内に反射電子係数の比較的大きなM
oS iz 、WS iz等の材料を埋込むことにより
、比較的段差の少ない、且つ信号強度の十分良好な位置
合わせマークを得ることが可能となる。さらに、基準パ
ターン層は素子分離におけるパターンに限るものではな
く、他のパターン層を基準とした場合、例えばコンタク
トパターンを基準層としてAβパターン層を位置合わせ
する場合にも同様に適用することが可能となる。
ない。前記位置合わせマーク形成のためのエツチングの
後に、例えば前記第2図に示す工程の後に、エツチング
により形成された溝内に反射電子係数の比較的大きなM
oS iz 、WS iz等の材料を埋込むことにより
、比較的段差の少ない、且つ信号強度の十分良好な位置
合わせマークを得ることが可能となる。さらに、基準パ
ターン層は素子分離におけるパターンに限るものではな
く、他のパターン層を基準とした場合、例えばコンタク
トパターンを基準層としてAβパターン層を位置合わせ
する場合にも同様に適用することが可能となる。
また、ハイブリッド露光方式としては、光露光と電子ビ
ーム描画に限ることなく、光露光、電子ビーム描画若し
くは転写、イオンビーム描画若しくは転写、X線転写等
の相互の組合わせが可能である。さらに、ハイブリッド
露光方式の場合のみに限らず、従来の光露光のみの場合
についても適用可能である。この場合、素子形成領域を
保護しつつマーク形成することにより、最適のマーク断
面形状若しくはマーク形成材料を、種々選択することが
素子形成プロセスとは無関係に可能であり、位置合わせ
精度向上に有効である。その他、本発明の要旨を通説し
ない範囲で、種々変形して実施することができる。
ーム描画に限ることなく、光露光、電子ビーム描画若し
くは転写、イオンビーム描画若しくは転写、X線転写等
の相互の組合わせが可能である。さらに、ハイブリッド
露光方式の場合のみに限らず、従来の光露光のみの場合
についても適用可能である。この場合、素子形成領域を
保護しつつマーク形成することにより、最適のマーク断
面形状若しくはマーク形成材料を、種々選択することが
素子形成プロセスとは無関係に可能であり、位置合わせ
精度向上に有効である。その他、本発明の要旨を通説し
ない範囲で、種々変形して実施することができる。
[発明の効果]
以上詳述したように本発明によれば、基準となるパター
ン層を形成する際に同時にマークパターンを形成し、こ
のマークパターンに基づいて反射電子強度等の十分大き
な位置合わせマークを形成することができる。従って、
ハイブリッド露光方式であってもパターン層の相互間の
直接合わせを行うことが可能となり、位置合わせ精度の
向上をはかり得る。
ン層を形成する際に同時にマークパターンを形成し、こ
のマークパターンに基づいて反射電子強度等の十分大き
な位置合わせマークを形成することができる。従って、
ハイブリッド露光方式であってもパターン層の相互間の
直接合わせを行うことが可能となり、位置合わせ精度の
向上をはかり得る。
第1図(a)〜(d)は本発明の一実施例に係わる位置
合わせマーク形成工程を示す断面図、第2図は上記実施
例の変形例を示す断面図、第3図(a)〜(e)は他の
実施例を説明するための工程断面図である。 1・・・シリコンウェハ(半導体基板)、2・・・マー
クパターン部、3・・・素子形成領域、4・・・素子分
離領域、5・・・レジストパターン、21.22・・・
開口部(マークパターン)、23・・・V字型位置合わ
せマーク、24・・・垂直断面型位置合わせマーク。 25・・・凸型位置合わせマーク。 出願人代理人 弁理士 鈴江武彦 第19 第 211
合わせマーク形成工程を示す断面図、第2図は上記実施
例の変形例を示す断面図、第3図(a)〜(e)は他の
実施例を説明するための工程断面図である。 1・・・シリコンウェハ(半導体基板)、2・・・マー
クパターン部、3・・・素子形成領域、4・・・素子分
離領域、5・・・レジストパターン、21.22・・・
開口部(マークパターン)、23・・・V字型位置合わ
せマーク、24・・・垂直断面型位置合わせマーク。 25・・・凸型位置合わせマーク。 出願人代理人 弁理士 鈴江武彦 第19 第 211
Claims (5)
- (1)複数のパターン層を重ね合わせて半導体素子を形
成する際に用いられる位置合わせマークを製造する方法
において、基準となるべきパターン層を形成する際に同
時に位置合わせマークパターンを形成する第1のパター
ン形成工程と、上記位置合わせマークパターンを含む小
領域に選択的に開口部を設け他の領域と分離する第2の
パターン形成工程と、上記開口部に基づいてエッチング
及び堆積の少なくとも一方を選択的に行う第3のパター
ン形成工程とを含むことを特徴とする位置合わせマーク
の形成方法。 - (2)前記第1のパターン形成工程として、電子ビーム
描画、電子ビーム転写或いは光転写を行うことを特徴と
する特許請求の範囲第1項記載の位置合わせマークの形
成方法。 - (3)前記第2のパターン形成工程として、電子ビーム
描画、電子ビーム転写或いは光転写を行うことを特徴と
する特許請求の範囲第1項記載の位置合わせマークの形
成方法。 - (4)前記第1のパターン形成工程は、素子分離工程で
あることを特徴とする特許請求の範囲第1項記載の位置
合わせマークの形成方法。 - (5)前記第2のパターン形成工程は、前記基準となる
べきパターン層上に、前記位置合わせマークパターンを
含む小領域の部分に開口を有するレジストパターンを形
成することである特許請求の範囲第1項記載の位置合わ
せマークの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61072941A JPS62229944A (ja) | 1986-03-31 | 1986-03-31 | 位置合わせマ−クの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61072941A JPS62229944A (ja) | 1986-03-31 | 1986-03-31 | 位置合わせマ−クの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62229944A true JPS62229944A (ja) | 1987-10-08 |
Family
ID=13503903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61072941A Pending JPS62229944A (ja) | 1986-03-31 | 1986-03-31 | 位置合わせマ−クの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62229944A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230718A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 目合わせマークおよびその作製方法 |
-
1986
- 1986-03-31 JP JP61072941A patent/JPS62229944A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230718A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 目合わせマークおよびその作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4893163A (en) | Alignment mark system for electron beam/optical mixed lithography | |
US5128283A (en) | Method of forming mask alignment marks | |
US4798470A (en) | Pattern printing method and apparatus | |
EP0989596A1 (en) | Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate | |
JPH0450730B2 (ja) | ||
EP0230648B1 (en) | Method of forming an alignment mark | |
JPS62229944A (ja) | 位置合わせマ−クの形成方法 | |
JPH04115517A (ja) | 位置合せマーク形成方法 | |
JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
JP2001102285A (ja) | 位置合わせマーク | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
JPS5839015A (ja) | 半導体装置の製造方法 | |
JPH11162810A (ja) | 電子ビーム露光用アラインメントマーク | |
KR20010028305A (ko) | 위치정합 보정 방법 | |
JPH0555111A (ja) | 半導体装置の製造方法 | |
JPS61100928A (ja) | 半導体基板の位置合せマ−ク形成方法 | |
JPH01120019A (ja) | 半導体装置のパターン形成方法 | |
KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
KR970009821B1 (ko) | 반도체소자의 제조방법 | |
JPS62115164A (ja) | パタン形成方法およびその装置 | |
JPS5972724A (ja) | 位置合せ方法 | |
JPS6028230A (ja) | 半導体装置の製造方法 | |
JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 | |
JPS5934632A (ja) | X線マスクの製造方法 |