JPH04115517A - 位置合せマーク形成方法 - Google Patents
位置合せマーク形成方法Info
- Publication number
- JPH04115517A JPH04115517A JP2238704A JP23870490A JPH04115517A JP H04115517 A JPH04115517 A JP H04115517A JP 2238704 A JP2238704 A JP 2238704A JP 23870490 A JP23870490 A JP 23870490A JP H04115517 A JPH04115517 A JP H04115517A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- region
- surface roughness
- semiconductor wafer
- forming region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000007788 roughening Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000003746 surface roughness Effects 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば半導体集積回路等の製造におけるリ
ングラフィ工程において半導体ウェハとマスクとの相対
位置合せを行なうためなどに、半導体ウェハ上に形成さ
れる位置合せマークの形成方法に関する。
ングラフィ工程において半導体ウェハとマスクとの相対
位置合せを行なうためなどに、半導体ウェハ上に形成さ
れる位置合せマークの形成方法に関する。
第２図（、）に従来用いられているこの種の位置合せマ
ークを示す。マークは、半導体ウェハ１の表面の所定領
域に、周知のりソグラフイおよびエツチングにより形成
された凹凸１人からなる。マスクアライメントに際し、
このマークにレーザビームを照射すると、その反射光信
号には同図（ｂ）に示すようにマークの凹凸の位置に対
応したピークが生じ、これを検出することによってマス
クとの相対位置合せを行なう。
ークを示す。マークは、半導体ウェハ１の表面の所定領
域に、周知のりソグラフイおよびエツチングにより形成
された凹凸１人からなる。マスクアライメントに際し、
このマークにレーザビームを照射すると、その反射光信
号には同図（ｂ）に示すようにマークの凹凸の位置に対
応したピークが生じ、これを検出することによってマス
クとの相対位置合せを行なう。
このような従来の位置合せマークでは、ウェハプロセス
において、第３図（、）に示すようにこのマーク上にフ
ォトレジスト膜２がコーティングされたような場合、そ
の表面２人の凹凸のピークは、必ずしもウェハ上のマー
クを構成する凹凸１Ａの各凹部、凸部の中央位置に一致
するとは限らない。
において、第３図（、）に示すようにこのマーク上にフ
ォトレジスト膜２がコーティングされたような場合、そ
の表面２人の凹凸のピークは、必ずしもウェハ上のマー
クを構成する凹凸１Ａの各凹部、凸部の中央位置に一致
するとは限らない。
このため、位置合せに際しレーザ光を照射して得られる
反射光信号は、同図（ｂ）に示すように、フォトレジス
ト膜２の表面２人のピークに対応してそのピーク位置が
ウェハ１の凹凸１Ａの各凹部、凸部の中央位置からずれ
てしまい、位置合せに際し問題となる。
反射光信号は、同図（ｂ）に示すように、フォトレジス
ト膜２の表面２人のピークに対応してそのピーク位置が
ウェハ１の凹凸１Ａの各凹部、凸部の中央位置からずれ
てしまい、位置合せに際し問題となる。
この発明の目的は、フォトレジスト膜厚の変動などによ
る影響を受けることなく、常にウェハ上の本来のマーク
位置を正確に検出することが可能な位置合せマークを得
ることにある。
る影響を受けることなく、常にウェハ上の本来のマーク
位置を正確に検出することが可能な位置合せマークを得
ることにある。
この発明の位置合せマーク形成方法は、マーク形成領域
またはその下地領域のいずれかの半導体ウェハ表面に重
イオン注入による表面荒れを生じさせてなるものである
。
またはその下地領域のいずれかの半導体ウェハ表面に重
イオン注入による表面荒れを生じさせてなるものである
。
なお、ここで半導体ウェハとは、半導体単結晶インゴッ
トを輪切シにした薄片それ自体のみならず、各種デバイ
ス製造のためその上に各種の半導体層や金属層あるいは
絶縁層などを付加したものも含めた概念である。
トを輪切シにした薄片それ自体のみならず、各種デバイ
ス製造のためその上に各種の半導体層や金属層あるいは
絶縁層などを付加したものも含めた概念である。
重イオン注入されて表面荒れが生じた領域では拡散反射
が著しくなシ、そこから得られる正反射光は極端に減少
する。このため（正）反射光信号には、注入領域とその
他の領域との間で大きなコントラストが生じる。したが
って、例えばｂくつかの線の組合せからなるマーク部分
そのもの、またはその下地部分のいずれか一方のみを荒
らして訃けば、周辺に比較して反射光強度の小さい部分
または大きい部分として、マークが明瞭に検出される。
が著しくなシ、そこから得られる正反射光は極端に減少
する。このため（正）反射光信号には、注入領域とその
他の領域との間で大きなコントラストが生じる。したが
って、例えばｂくつかの線の組合せからなるマーク部分
そのもの、またはその下地部分のいずれか一方のみを荒
らして訃けば、周辺に比較して反射光強度の小さい部分
または大きい部分として、マークが明瞭に検出される。
以下、第１図（２Ｌ）ないしくｃ）を用いてこの発明の
一実施例を説明する。
一実施例を説明する。
第１図（、）に示すように、半導体クエハ１の表面のマ
ーク形成領域に、Ａ、十を注入する。これには、周知の
イオン注入技術を用いることができる。
ーク形成領域に、Ａ、十を注入する。これには、周知の
イオン注入技術を用いることができる。
このイオン注入によシ、同図（ｂ）に示すように注入を
行なった領域１１のみに表面荒れが生じる。
行なった領域１１のみに表面荒れが生じる。
そこで、例えばマスタブライメントに際してこのマーク
にレーザ光を照射すると、同図（ｃ）に示すような反射
光信号が得られる同図から明らかなように、重イオン注
入によシ表面荒れを生じさせた領域１１においては反射
光強度は他の下地領域に比較して著しく小さく、これに
よシマークの検出が正確に行なえる。
にレーザ光を照射すると、同図（ｃ）に示すような反射
光信号が得られる同図から明らかなように、重イオン注
入によシ表面荒れを生じさせた領域１１においては反射
光強度は他の下地領域に比較して著しく小さく、これに
よシマークの検出が正確に行なえる。
本実施例とは逆に、マーク形成領域以外の下地領域の方
に重イオン注入を行なって表面荒れを生じさせれば、マ
ーク形成領域からの反射光強度が下地領域に比較して著
しく大きくなる。いずれにしても、マーク形成領域と下
地領域との間に生じるコントラストによシマークを正確
に検出できる。
に重イオン注入を行なって表面荒れを生じさせれば、マ
ーク形成領域からの反射光強度が下地領域に比較して著
しく大きくなる。いずれにしても、マーク形成領域と下
地領域との間に生じるコントラストによシマークを正確
に検出できる。
また、Ｓｔウェハ自体の表面に限らず、例えばＡ Ｌ
ｒ Ｆｉ ｉＯ２＋ ＷＳ ｉ等、ＬＳＩ（大規模集積
回路）に使用されるような各種の膜に対しても本発ＥＡ
は同様に適用することができる。
ｒ Ｆｉ ｉＯ２＋ ＷＳ ｉ等、ＬＳＩ（大規模集積
回路）に使用されるような各種の膜に対しても本発ＥＡ
は同様に適用することができる。
注入する重イオンとしては、Ａ８＋の他にも例えばＡｒ
十などが便利である。
十などが便利である。
以上のようにこの発明によれば、マーク形成領域またそ
の下地領域のいずれかの半導体ウェハ表面に重イオン注
入による表面荒れを生じさせて位置合せマークとするこ
とによシ、ＬＳＩ製造プロセスの各段階において、この
マークを用いた正確な位置合せが可能となる。
の下地領域のいずれかの半導体ウェハ表面に重イオン注
入による表面荒れを生じさせて位置合せマークとするこ
とによシ、ＬＳＩ製造プロセスの各段階において、この
マークを用いた正確な位置合せが可能となる。
特に、従来の格子状の凹凸を形成したものなどと異なシ
、マーク自体の構造が基本的に平面であるため、フォト
レジストの塗布膜厚の変動あるいはＬＯＧＯ８（選択酸
化）膜等のデバイス構造などの影響を受けることなく、
正確な位置合せが行なえる効果がある。
、マーク自体の構造が基本的に平面であるため、フォト
レジストの塗布膜厚の変動あるいはＬＯＧＯ８（選択酸
化）膜等のデバイス構造などの影響を受けることなく、
正確な位置合せが行なえる効果がある。
第１図（ａ） 、 （ｂ）はこの発明の一実施例である
位置合せマークの形成方法を示す断面図、同図（Ｃ）は
形成されたマークから得られる反射光信号を示す図、第
２図および第３図はそれぞれ従来の位置合せマークとそ
のマークから得られる反射光信号とを示す図である。 １・・・・半導体ウエノ・、１１・・・・表面荒れを生
じた領域。
位置合せマークの形成方法を示す断面図、同図（Ｃ）は
形成されたマークから得られる反射光信号を示す図、第
２図および第３図はそれぞれ従来の位置合せマークとそ
のマークから得られる反射光信号とを示す図である。 １・・・・半導体ウエノ・、１１・・・・表面荒れを生
じた領域。
Claims (1)
- 半導体ウェハと他の物体との相対位置合せを行なうため
に半導体ウエハ上に形成される位置合せマーク形成方法
において、マーク形成領域またはその下地領域のいずれ
かの半導体ウエハ表面に重イオン注入による表面荒れを
生じさせてなる位置合せマーク形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238704A JPH04115517A (ja) | 1990-09-05 | 1990-09-05 | 位置合せマーク形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238704A JPH04115517A (ja) | 1990-09-05 | 1990-09-05 | 位置合せマーク形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115517A true JPH04115517A (ja) | 1992-04-16 |
Family
ID=17034048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2238704A Pending JPH04115517A (ja) | 1990-09-05 | 1990-09-05 | 位置合せマーク形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115517A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4447509C2 (de) * | 1993-10-05 | 1996-06-27 | Sumitomo Electric Industries | Walzenstirnfräser |
| US7007855B1 (en) | 2000-03-17 | 2006-03-07 | International Business Machines Corporation | Wafer identification mark |
| US7456372B2 (en) * | 1996-11-20 | 2008-11-25 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| US7462802B2 (en) | 1996-11-20 | 2008-12-09 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| WO2009155498A3 (en) * | 2008-06-20 | 2010-03-25 | Varian Semiconductor Equipment Associates | Use of pattern recognition to align patterns in a downstream process |
| WO2010099998A3 (de) * | 2009-03-04 | 2011-04-28 | Robert Bosch Gmbh | Verfahren zur herstellung von halbleiterbauelementen unter nutzung von dotierungstechniken |
| US8912082B2 (en) | 2010-03-25 | 2014-12-16 | Varian Semiconductor Equipment Associates, Inc. | Implant alignment through a mask |
| US8921149B2 (en) | 2010-03-04 | 2014-12-30 | Varian Semiconductor Equipment Associates, Inc. | Aligning successive implants with a soft mask |
-
1990
- 1990-09-05 JP JP2238704A patent/JPH04115517A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4447509C2 (de) * | 1993-10-05 | 1996-06-27 | Sumitomo Electric Industries | Walzenstirnfräser |
| US7456372B2 (en) * | 1996-11-20 | 2008-11-25 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| US7462802B2 (en) | 1996-11-20 | 2008-12-09 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| US7462801B1 (en) | 1996-11-20 | 2008-12-09 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| US7667160B2 (en) | 1996-11-20 | 2010-02-23 | Ibiden Co., Ltd | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| US7732732B2 (en) | 1996-11-20 | 2010-06-08 | Ibiden Co., Ltd. | Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board |
| US7007855B1 (en) | 2000-03-17 | 2006-03-07 | International Business Machines Corporation | Wafer identification mark |
| WO2009155498A3 (en) * | 2008-06-20 | 2010-03-25 | Varian Semiconductor Equipment Associates | Use of pattern recognition to align patterns in a downstream process |
| WO2010099998A3 (de) * | 2009-03-04 | 2011-04-28 | Robert Bosch Gmbh | Verfahren zur herstellung von halbleiterbauelementen unter nutzung von dotierungstechniken |
| CN103119724A (zh) * | 2009-03-04 | 2013-05-22 | 罗伯特·博世有限公司 | 利用掺杂技术制造半导体器件的方法 |
| US8921149B2 (en) | 2010-03-04 | 2014-12-30 | Varian Semiconductor Equipment Associates, Inc. | Aligning successive implants with a soft mask |
| US8912082B2 (en) | 2010-03-25 | 2014-12-16 | Varian Semiconductor Equipment Associates, Inc. | Implant alignment through a mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245028A (ja) | ウエ−ハに位置合せマ−クを形成する方法 | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US5514500A (en) | Half-tone type phase shift mask and method for fabricating the same | |
| JPH04115517A (ja) | 位置合せマーク形成方法 | |
| US5264310A (en) | Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JPH05205994A (ja) | アライメントマーク及びこれを用いたアライメント方法 | |
| US6210842B1 (en) | Method for fabricating stencil mask | |
| US5543255A (en) | Half-tone type phase shift mask and method for fabrication thereof | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPS6246976B2 (ja) | ||
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JP2000252190A (ja) | 半導体装置のアライメントマーク | |
| JPS5839015A (ja) | 半導体装置の製造方法 | |
| JPS6154247B2 (ja) | ||
| JPS62229944A (ja) | 位置合わせマ−クの形成方法 | |
| JP2585607B2 (ja) | 半導体ウエハ | |
| JPS63124412A (ja) | 半導体装置 | |
| JPS607131A (ja) | パタ−ン形成方法 | |
| JPS6347329B2 (ja) | ||
| JPH11317345A (ja) | 微細パターンの転写加工方法 | |
| JPS63304625A (ja) | 目合せパタ−ン | |
| JPS6229139A (ja) | パタ−ン転写用マスクおよび使用方法 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPS6279619A (ja) | ウエハアライメントマ−ク及びその形成方法 |