JPS6347329B2 - - Google Patents
Info
- Publication number
- JPS6347329B2 JPS6347329B2 JP58039852A JP3985283A JPS6347329B2 JP S6347329 B2 JPS6347329 B2 JP S6347329B2 JP 58039852 A JP58039852 A JP 58039852A JP 3985283 A JP3985283 A JP 3985283A JP S6347329 B2 JPS6347329 B2 JP S6347329B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- size
- epitaxial layer
- semiconductor substrate
- marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明はステツパーやEB露光装置での作業時
に用いる、半導体チツプの位置合わせマークの構
造に関する。
に用いる、半導体チツプの位置合わせマークの構
造に関する。
半導体装置の製造工程では前工程で形成したパ
ターンと位置合わせをして次工程のパターンを形
成するが、半導体装置の高集積化にともない、位
置合わせの精度に対する要求が益々厳しくなつて
いる。高精度の位置合わせ方法としては、あらか
じめ２〜４個で１組の位置合わせマーク（以下マ
ークと称する）を半導体のチツプ上に形成してお
き、レーザ光を照射しその反射光を露光装置でう
け、露光装置に記憶させておいた基準マークの位
置と比照し位置合わせを行なう。なおマークの形
状は方形、十文字等露光装置の機種により様々で
ある。従来の半導体装置の製造工程では第１図の
ごとく、半導体基板１に例えば方形のマークを形
成し、次に第２図のごとく半導体基板を酸化し該
マークを用いて位置合わせし、次に露光してパタ
ーンを形成する。第１図、第２図でａはマークを
チツプ上面よりみた図、ｂはチツプ正面断面図で
ある。酸化膜２形成後は第２図に示すように酸化
した分だけマークが縮小するが、この縮小の割合
は酸化条件で一定であるから、基板にマークを形
成する際に補正してその分だけ大きくしておけば
よい。しかし半導体装置の製造工程として、次に
埋込層を形成後、半導体基板表面の汚れ、傷等を
除くため表面エツチング処理してからエピタキシ
ヤル層を形成した後の工程で、位置合わせに問題
が生ずる。第３図がこのときのマークを示すもの
で、ａがマークをチツプ上面よりみた図、ｂがチ
ツプ正面断面図である。図のように第２図の酸化
膜２をエツチングするときにマークの周縁端部が
エツチされるためエピタキシヤル層３成長によつ
てマークは基板に最初に形成した大きさよりはる
かに拡大される。この拡大をみこんで基板に形成
してマークをその分だけ補正して小さくすること
はできない。それは露光装置の基準マークによる
比照は半導体装置のマークが露光装置の基準マー
クの一定範囲内に入るとき可能であること、半導
体基板の酸化の場合と、エピタキシヤル層成長後
の場合とマークの大きさの変化は変化の方向が一
方は縮小、一方は拡大であることとから、上述の
すべての場合に対し補正することができないから
である。エピタキシヤル層成長後、新たにマーク
を形成する工程を加え以後そのマークにより位置
合わせを行なうことも考えられるが、工程が複雑
になる欠点がある。また上述のマークの大きさが
変わる問題のほかに、エピタキシヤル層成長後
に、後工程のエツチングあるいは拡散等の工程に
より表面があれ、レーザ光の反射が乱反射状態に
なるから位置合わせが困難になる欠点がある。
ターンと位置合わせをして次工程のパターンを形
成するが、半導体装置の高集積化にともない、位
置合わせの精度に対する要求が益々厳しくなつて
いる。高精度の位置合わせ方法としては、あらか
じめ２〜４個で１組の位置合わせマーク（以下マ
ークと称する）を半導体のチツプ上に形成してお
き、レーザ光を照射しその反射光を露光装置でう
け、露光装置に記憶させておいた基準マークの位
置と比照し位置合わせを行なう。なおマークの形
状は方形、十文字等露光装置の機種により様々で
ある。従来の半導体装置の製造工程では第１図の
ごとく、半導体基板１に例えば方形のマークを形
成し、次に第２図のごとく半導体基板を酸化し該
マークを用いて位置合わせし、次に露光してパタ
ーンを形成する。第１図、第２図でａはマークを
チツプ上面よりみた図、ｂはチツプ正面断面図で
ある。酸化膜２形成後は第２図に示すように酸化
した分だけマークが縮小するが、この縮小の割合
は酸化条件で一定であるから、基板にマークを形
成する際に補正してその分だけ大きくしておけば
よい。しかし半導体装置の製造工程として、次に
埋込層を形成後、半導体基板表面の汚れ、傷等を
除くため表面エツチング処理してからエピタキシ
ヤル層を形成した後の工程で、位置合わせに問題
が生ずる。第３図がこのときのマークを示すもの
で、ａがマークをチツプ上面よりみた図、ｂがチ
ツプ正面断面図である。図のように第２図の酸化
膜２をエツチングするときにマークの周縁端部が
エツチされるためエピタキシヤル層３成長によつ
てマークは基板に最初に形成した大きさよりはる
かに拡大される。この拡大をみこんで基板に形成
してマークをその分だけ補正して小さくすること
はできない。それは露光装置の基準マークによる
比照は半導体装置のマークが露光装置の基準マー
クの一定範囲内に入るとき可能であること、半導
体基板の酸化の場合と、エピタキシヤル層成長後
の場合とマークの大きさの変化は変化の方向が一
方は縮小、一方は拡大であることとから、上述の
すべての場合に対し補正することができないから
である。エピタキシヤル層成長後、新たにマーク
を形成する工程を加え以後そのマークにより位置
合わせを行なうことも考えられるが、工程が複雑
になる欠点がある。また上述のマークの大きさが
変わる問題のほかに、エピタキシヤル層成長後
に、後工程のエツチングあるいは拡散等の工程に
より表面があれ、レーザ光の反射が乱反射状態に
なるから位置合わせが困難になる欠点がある。
本発明の目的は上記の欠点を除去し、エピタキ
シヤル層形成後、あるいはさらに後工程後におい
ても高精度な位置合わせ可能な位置合わせマーク
を提供することにある。
シヤル層形成後、あるいはさらに後工程後におい
ても高精度な位置合わせ可能な位置合わせマーク
を提供することにある。
本発明による位置合わせマークは、半導体基板
上の所定領域に埋込層を設け、次いで埋込層をふ
くむ前記半導体基板上にエピタキシヤル層を形成
する半導体装置において、前記半導体基板上に設
けられ、断面形状がほぼ垂直な壁面を有する凹部
よりなり、且つ上面形状が露光装置の基準マーク
に相似した部分を有し、該部分の大きさが前記基
準マークの大きさから一定範囲内にあるマークを
複数個備えた第１の組と、該部分の大きさが前記
基準マークの大きさより小さく、エピタキシヤル
層形成時の表面エツチング処理によつて前記基準
マークの大きさから一定範囲内の大きさに拡大さ
れるマークを複数個備えた第２の組よりなり、前
記エピタキシヤル層形成後その表面が酸化膜で被
覆されていることを特徴とする。
上の所定領域に埋込層を設け、次いで埋込層をふ
くむ前記半導体基板上にエピタキシヤル層を形成
する半導体装置において、前記半導体基板上に設
けられ、断面形状がほぼ垂直な壁面を有する凹部
よりなり、且つ上面形状が露光装置の基準マーク
に相似した部分を有し、該部分の大きさが前記基
準マークの大きさから一定範囲内にあるマークを
複数個備えた第１の組と、該部分の大きさが前記
基準マークの大きさより小さく、エピタキシヤル
層形成時の表面エツチング処理によつて前記基準
マークの大きさから一定範囲内の大きさに拡大さ
れるマークを複数個備えた第２の組よりなり、前
記エピタキシヤル層形成後その表面が酸化膜で被
覆されていることを特徴とする。
以下本発明について図面を参照して詳しく説明
する。第４図は本発明の一実施例で半導体基板１
にパターン幅の異なる２つの方形マークM1，M2
を同時に形成した図である。ａに示すM1はエピ
タキシヤル層成長前に使用するマーク、M2はエ
ピタキシヤル層成長後に使用するマークである。
する。第４図は本発明の一実施例で半導体基板１
にパターン幅の異なる２つの方形マークM1，M2
を同時に形成した図である。ａに示すM1はエピ
タキシヤル層成長前に使用するマーク、M2はエ
ピタキシヤル層成長後に使用するマークである。
ｂはチツプ正面断面図である。次にエピタキシ
ヤル層３成長後の熱酸化した状態を第５図に示
す。半導体基板１上にエピタキシヤル層３がそれ
ぞれ第４図の各マークの位置に拡大された形でマ
ークを形成する。エピタキシヤル層３は熱酸化に
より薄い酸化膜４により保護する。酸化膜４は薄
くこれによるマークの縮小は位置合わせに影響し
ない。M1のマークは第４図では露光装置でマー
クとして使用しうる大きさであり、第５図では拡
大した大きさになり使用できない。M2のマーク
は第４図では小さすぎて露光装置でマークとして
使用できないが、第５図では拡大され使用可能と
なる。またエピタキシヤル層３形成後の熱酸化に
うすい酸化膜４を後工程で常に保護し被覆が保存
させる状態に保つことによつてレーザ光の乱反射
による誤差を防止することができる。
ヤル層３成長後の熱酸化した状態を第５図に示
す。半導体基板１上にエピタキシヤル層３がそれ
ぞれ第４図の各マークの位置に拡大された形でマ
ークを形成する。エピタキシヤル層３は熱酸化に
より薄い酸化膜４により保護する。酸化膜４は薄
くこれによるマークの縮小は位置合わせに影響し
ない。M1のマークは第４図では露光装置でマー
クとして使用しうる大きさであり、第５図では拡
大した大きさになり使用できない。M2のマーク
は第４図では小さすぎて露光装置でマークとして
使用できないが、第５図では拡大され使用可能と
なる。またエピタキシヤル層３形成後の熱酸化に
うすい酸化膜４を後工程で常に保護し被覆が保存
させる状態に保つことによつてレーザ光の乱反射
による誤差を防止することができる。
上述の説明で、マークの形状を方形について説
明したが、これは方形にかぎられない。露光装置
の比照すべき基準マークに相似な部分を有すれ
ば、その他の部分でパターンが異つてもよく、相
似な部分について大きさを異にするマークを複数
組用意すればよい。
明したが、これは方形にかぎられない。露光装置
の比照すべき基準マークに相似な部分を有すれ
ば、その他の部分でパターンが異つてもよく、相
似な部分について大きさを異にするマークを複数
組用意すればよい。
以上説明したように本発明によれば、半導体基
板に複数個のマークの組を設け、エピタキシヤル
層形成後に酸化膜を形成しマークを保護すること
により、半導体装置の製造工程のすべての段階で
高精度の位置合わせを可能とするマークを得るこ
とができる。
板に複数個のマークの組を設け、エピタキシヤル
層形成後に酸化膜を形成しマークを保護すること
により、半導体装置の製造工程のすべての段階で
高精度の位置合わせを可能とするマークを得るこ
とができる。
第１図〜第３図は半導体装置の位置合わせマー
クが工程により縮小、拡大されることを説明する
図、第４図は本発明の一実施例で、半導体基板上
に設けたマークを示す図、第５図は第４図のマー
クがエピタキシヤル層形成後形状を異にしたこと
を示す図である。 １……半導体基板、２，４……酸化膜、３……
エピタキシヤル層、Ｍ，M1，M2……位置合わせ
マーク。
クが工程により縮小、拡大されることを説明する
図、第４図は本発明の一実施例で、半導体基板上
に設けたマークを示す図、第５図は第４図のマー
クがエピタキシヤル層形成後形状を異にしたこと
を示す図である。 １……半導体基板、２，４……酸化膜、３……
エピタキシヤル層、Ｍ，M1，M2……位置合わせ
マーク。
Claims (1)
- １ 半導体基板上の所定領域に埋込層を設け、次
いで埋込層をふくむ前記半導体基板上にエピタキ
シヤル層を形成する半導体装置において、前記半
導体基板上に設けられ、断面形状がほぼ垂直な壁
面を有する凹部よりなり、且つ上面形状が露光装
置の基準マークに相似した部分を有し、該部分の
大きさが前記基準マークの大きさから一定範囲内
にあるマークを複数個備えた第１の組と、該部分
の大きさが前記基準マークの大きさより小さく、
エピタキシヤル層形成時の表面エツチング処理に
よつて前記基準マークの大きさから一定範囲内の
大きさに拡大されるマークを複数個備えた第２の
組よりなり、前記エピタキシヤル層形成後その表
面が酸化膜で被覆されていることを特徴とする半
導体装置の位置合わせマーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039852A JPS59165421A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置の位置合わせマ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039852A JPS59165421A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置の位置合わせマ−ク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165421A JPS59165421A (ja) | 1984-09-18 |
| JPS6347329B2 true JPS6347329B2 (ja) | 1988-09-21 |
Family
ID=12564492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58039852A Granted JPS59165421A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置の位置合わせマ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283585A (ja) * | 1988-05-11 | 1989-11-15 | Hitachi Ltd | 投射型デイスプレイ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260223A (ja) * | 1985-09-09 | 1987-03-16 | Seiko Epson Corp | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491058A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Manufacture of semiconductor device |
| JPS568822A (en) * | 1980-06-23 | 1981-01-29 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JPS5835923A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | マスク位置合わせ方法及びこれに用いる装置 |
-
1983
- 1983-03-10 JP JP58039852A patent/JPS59165421A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491058A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Manufacture of semiconductor device |
| JPS568822A (en) * | 1980-06-23 | 1981-01-29 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| JPS5835923A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | マスク位置合わせ方法及びこれに用いる装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283585A (ja) * | 1988-05-11 | 1989-11-15 | Hitachi Ltd | 投射型デイスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59165421A (ja) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| EP0212219B1 (en) | Visibility enhancement of first order alignment marks | |
| US4356223A (en) | Semiconductor device having a registration mark for use in an exposure technique for micro-fine working | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US4640888A (en) | Alignment mark on a semiconductor and a method of forming the same | |
| JPS6347329B2 (ja) | ||
| EP0230648B1 (en) | Method of forming an alignment mark | |
| JPH04115517A (ja) | 位置合せマーク形成方法 | |
| JPH021901A (ja) | 位置合わせマークの形成方法 | |
| JPH0666240B2 (ja) | 半導体装置の製造方法 | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JP2828806B2 (ja) | 半導体装置の製造方法 | |
| JP2000208392A (ja) | 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPH0262939B2 (ja) | ||
| JPS62128118A (ja) | 半導体装置 | |
| KR0156104B1 (ko) | 반도체 금속박막의 스텝커버리지 측정용 표준웨이퍼 제조방법 | |
| JP2513637B2 (ja) | 電子ビ−ム露光用基準マ−クの形成方法 | |
| JPH065493A (ja) | 位置合わせ方法 | |
| JPH0250414A (ja) | 半導体素子の製造方法 | |
| KR100668730B1 (ko) | 반도체 소자의 오버레이 키 | |
| JPH0347570B2 (ja) | ||
| CN117416925A (zh) | 一种晶圆刻蚀方法及晶圆 |