JPH0262939B2 - - Google Patents

Info

Publication number
JPH0262939B2
JPH0262939B2 JP61168925A JP16892586A JPH0262939B2 JP H0262939 B2 JPH0262939 B2 JP H0262939B2 JP 61168925 A JP61168925 A JP 61168925A JP 16892586 A JP16892586 A JP 16892586A JP H0262939 B2 JPH0262939 B2 JP H0262939B2
Authority
JP
Japan
Prior art keywords
wafer
oxide film
hole
sides
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61168925A
Other languages
English (en)
Other versions
JPS6324617A (ja
Inventor
Kyoichi Ikeda
Tetsuya Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP61168925A priority Critical patent/JPS6324617A/ja
Publication of JPS6324617A publication Critical patent/JPS6324617A/ja
Publication of JPH0262939B2 publication Critical patent/JPH0262939B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/708Mark formation
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、半導体プロセス用の標準マスクライ
ナーを用いて、例えばシリコンウエハの両面に精
密な位置合せを行う両面露光方法に関する。
<従来の技術> 半導体ウエハの両面に精密な位置合せの為の孔
を異方性エツチングにより加工する技術が知られ
ている。
<発明が解決しようとする問題点> しかしながら、半導体ウエハの加工においては
孔を開けた後連続して様々な工程を必要とする。
本発明は位置合せ孔を開けた以後の工程におけ
る加工の容易化をはかつたウエハを提供すること
を目的とする。
<問題点を解決するための手段> 上記問題点を解決するための本発明の構成は、 (100)の結晶面を有するウエハに熱酸化膜を
形成し、 前記ウエハの酸化膜を取除いてオリエンテーシ
ヨンフラツトの<110>方向に平行な辺を有する
少なくとも二つの方形の窓を形成し、 異方性エツチング法を用いて前記ウエハに方形
の孔を形成し、露光基準として位置合せを行う様
にしたウエハの両面露光法において、 前記ウエハの両面に熱酸化膜を形成し、 前記方形の孔の一方は前記酸化膜で覆つたまま
の状態としたことを特徴とするものである。
<実施例> 第1図、第2図は本発明を実施するために、例
えばシリコンウエハに目印のための孔を明ける工
程を示すもので、aは平面図、bはaのA−A断
面図である。第1図aにおいて、はじめに(100)
シリコンウエハ1の両面に熱酸化膜(SiO2)2
を形成する。このSiO2の一部を取除き、一辺が
オリエンテーシヨンフラツト3の<110>方向に
平行な辺を有する正方形の窓を設ける。図ではシ
リコンウエハ1の外周近傍の2箇所に窓7が形成
されている。このシリコンウエハ1をアルカリ液
(KOH水溶液、ヒドラジンエチレンジアミンピロ
カテコール水溶液、NaOH水溶液など)に浸し
窓の部分をエツチングする。その結果、第2図
a,bに示すように窓の壁面に{111}面が現わ
れてピラミツド状の孔4を明けることが出来る。
この孔は結晶構造に沿つているため極めて正確に
形成することが出来る。そして、この発明では孔
の一方を酸化膜で塞いだままの状態にしておくこ
とが重要な点であり、このことにより次工程では
この酸化膜をパターニングして所望の加工を行う
ことができ、さらに孔が塞がつたままの状態なの
でウエハを真空チヤツクで固定する場合にもより
強固にチヤツキングすることができる。また孔が
開口した面では孔のエツジ部に例えばレジスト剤
等が盛上がつて不具合が生じることがあるが、こ
こでは一方の面が塞がつたままなので、少なくと
もこの面では加工時にエツジが存在することによ
る不具合が生じることがない。
第3図aは前記シリコンウエハ1の<110>方
向に対して±45゜傾けたクロスラインパターンを
マーカとする回路パターンマスク6を示すもので
あり、第3図bは第3図aのイ部の拡大平面図で
マーカ5を前記第2図で作成したシリコンウエハ
の裏面に重ねた状態を示す図である。図に示すよ
うにマーカ5の2辺が孔4の角に位置するように
位置合せをすれば回路パターンを両面とも常に同
じ位置に容易に配置することが出来る。なお、孔
を塞いでいる酸化膜は0.5〜1μm程度の透明膜な
ので位置合せの際に問題になることはない。
なお、本実施例においてはウエハをシリコンと
して説明したがシリコンに限るものではない。ま
た、本実施例においてはマーカの形状をクロスラ
インで示したが本実施例に限ることなく、例えば
孔のエツチングパターンと同形のパターンとして
もよく、マーカとしての機能が果せる形状であれ
ば別の形状でもよい。また、回路パターンに限ら
ずシリコンウエハ自身を裏面の回路パターンの所
望の位置に合わせて加工することも可能である。
<発明の効果> 以上実施例とともに具体的に説明したように、
本発明によれば、孔の一方を酸化膜で塞いだまま
の状態にしているので次工程ではこの酸化膜をパ
ターニングして所望の加工を行うことができ、さ
らに孔が塞がつたままの状態なのでウエハを真空
チヤツクで固定する場合にもより強固にチヤツキ
ングすることができる。また孔が開口した面では
孔のエツジ部に例えばレジスト剤等が盛上がつて
不具合が生じることがあるが、ここでは一方の面
が塞がつたままなので、少なくともこの面では加
工時にエツジが存在することによる不具合が生じ
ることがない。
【図面の簡単な説明】
第1図a,b、第2図a,bは本発明の実施に
あたりシリコンウエハに目印のための孔を明ける
工程を示す図、第3図aはクロスラインパターン
をマーカとする回路パターンマスクを示す図、第
3図bはマーカをシリコンウエハに重ねた状態を
示す図である。 1……シリコンウエハ、4……孔、5……マー
カ、6……回路パターン、7……窓。

Claims (1)

  1. 【特許請求の範囲】 1 (100)の結晶面を有するウエハに熱酸化膜
    を形成し、 前記ウエハの酸化膜を取除いてオリエンテーシ
    ヨンフラツトの<110>方向に平行な辺を有する
    少なくとも二つの方形の窓を形成し、 異方性エツチング法を用いて前記ウエハに方形
    の孔を形成し、露光基準として位置合せを行う様
    にしたウエハの両面露光法において、 前記ウエハの両面に熱酸化膜を形成し、 前記方形の孔の一方は前記酸化膜で覆つたまま
    の状態としたことを特徴とするウエハの両面露光
    法。
JP61168925A 1986-07-17 1986-07-17 ウエハの両面露光法 Granted JPS6324617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61168925A JPS6324617A (ja) 1986-07-17 1986-07-17 ウエハの両面露光法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61168925A JPS6324617A (ja) 1986-07-17 1986-07-17 ウエハの両面露光法

Publications (2)

Publication Number Publication Date
JPS6324617A JPS6324617A (ja) 1988-02-02
JPH0262939B2 true JPH0262939B2 (ja) 1990-12-27

Family

ID=15877089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168925A Granted JPS6324617A (ja) 1986-07-17 1986-07-17 ウエハの両面露光法

Country Status (1)

Country Link
JP (1) JPS6324617A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049040A (ja) * 1983-08-29 1985-03-18 Japan Styrene Paper Co Ltd ポリプロピレン系樹脂発泡粒子
US7631579B2 (en) 2002-08-12 2009-12-15 Wagic, Inc. Customizable light bulb changer
US8516925B2 (en) 2009-09-17 2013-08-27 Wagic, Inc. Extendable multi-tool including interchangable light bulb changer and accessories
JP5609513B2 (ja) * 2010-10-05 2014-10-22 株式会社ニコン 露光装置、露光方法、及びデバイス製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152172A (en) * 1976-06-14 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Working method of mask alignment mark holes
JPS53127266A (en) * 1977-04-13 1978-11-07 Fujitsu Ltd Forming method of marker
JPS5459083A (en) * 1977-10-19 1979-05-12 Sumitomo Electric Ind Ltd Double-sided pattern forming method for semiconductor wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152172A (en) * 1976-06-14 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Working method of mask alignment mark holes
JPS53127266A (en) * 1977-04-13 1978-11-07 Fujitsu Ltd Forming method of marker
JPS5459083A (en) * 1977-10-19 1979-05-12 Sumitomo Electric Ind Ltd Double-sided pattern forming method for semiconductor wafer

Also Published As

Publication number Publication date
JPS6324617A (ja) 1988-02-02

Similar Documents

Publication Publication Date Title
US3963489A (en) Method of precisely aligning pattern-defining masks
EP0126621B1 (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
JPH0210716A (ja) アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ
JPS60175421A (ja) 半導体デバイスの製作方法
JPH0262939B2 (ja)
JP2003158069A (ja) 電子線露光用レチクル、電子線露光用レチクルブランク及びその製造方法
JPH021901A (ja) 位置合わせマークの形成方法
JPH10284378A (ja) アライメントマーク及びそれを用いた電子線露光マスク
JPH11311579A (ja) 半導体圧力センサのダイアフラム形成方法
JP2828806B2 (ja) 半導体装置の製造方法
JPS6148771B2 (ja)
JPS6154247B2 (ja)
JPH05335197A (ja) 半導体結晶基板の位置合わせ方法と合わせマーク形状
JP3239777B2 (ja) 半導体装置の製造方法
JPH0224371B2 (ja)
JPS6347329B2 (ja)
JPS622542A (ja) 単結晶基板
JPH07161618A (ja) アライメントマーク及びそれを備えたフォトマスク
JPS61270823A (ja) 半導体装置の製造方法
JPH0974054A (ja) 単結晶半導体の異方性エッチング加工方法
JPS6170722A (ja) 半導体基板の加工方法
JPS58107636A (ja) 半導体装置の製造方法
JP2003031480A (ja) 電子線露光用レチクル、電子線縮小露光用レチクルブランク及びその製造方法
JPH03142820A (ja) 半導体装置の製造方法
JPH0249338A (ja) 荷電粒子線用絞り