JPS61270823A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61270823A JPS61270823A JP60112937A JP11293785A JPS61270823A JP S61270823 A JPS61270823 A JP S61270823A JP 60112937 A JP60112937 A JP 60112937A JP 11293785 A JP11293785 A JP 11293785A JP S61270823 A JPS61270823 A JP S61270823A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- window
- cross
- electrode
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 239000011651 chromium Substances 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に、半導体基
板面に形成する電極窓パターン形状に関する。
板面に形成する電極窓パターン形状に関する。
ＩＣなどの半導体装置は、ＬＳＩ、ＶＬＳＩと高度に集
積化され、微細化されてきた。これは、高集積化・高微
細化される程、高性能化される利点があるからである。
積化され、微細化されてきた。これは、高集積化・高微
細化される程、高性能化される利点があるからである。
そのため、フォトプロセスでは、１〜２μｍ１あるいは
、それ以下のサブミクロン程度の微細パターンが形成さ
れるようになってきた。
、それ以下のサブミクロン程度の微細パターンが形成さ
れるようになってきた。
一方、露光方法は紫外線露光方法よりも、遠紫外線露光
法や電子ビーム露光法のような短い波長で露光する方が
解像力が良く、それらの方法が重用されている。これも
、微細パターンの高精度な形成に有利であるからである
。
法や電子ビーム露光法のような短い波長で露光する方が
解像力が良く、それらの方法が重用されている。これも
、微細パターンの高精度な形成に有利であるからである
。
しかし、フォトプロセスにおける露光方法は、光の廻り
込みを情無にすることは難しく、それを十分に配慮した
パターン形成が望ましい。
込みを情無にすることは難しく、それを十分に配慮した
パターン形成が望ましい。
［従来の技術］
ウェハープロセスにおいて、半導体基板上にパターンを
形成する場合には、すべてフォトプロセスが適用され、
それは、基板上にレジスト膜を塗布し、そのレジスト膜
をフォトマスクを介して露光して、マスク面のパターン
を転写する。次に、これを現像すると、転写されたレジ
スト膜パターンが形成されているため、そのレジスト膜
パターンを保護膜にして基板をエツチングし、基板上に
パターンが作成される。
形成する場合には、すべてフォトプロセスが適用され、
それは、基板上にレジスト膜を塗布し、そのレジスト膜
をフォトマスクを介して露光して、マスク面のパターン
を転写する。次に、これを現像すると、転写されたレジ
スト膜パターンが形成されているため、そのレジスト膜
パターンを保護膜にして基板をエツチングし、基板上に
パターンが作成される。
且つ、転写されるフォトマスク面のパターン形状は、−
ａに正方形や矩形の方形パターン、または、それらの合
成パターンや直線パターンが多く、曲線をもったパター
ンは特定のものに限られている。これは、ＩＣの設計や
フォトマスクの作成法にも原因があって、直線で描画す
ると電子回路の設計が容易であり、また、マスク作成時
、計算処理系を用いたパターン発生器では作図が簡単に
なるからである。
ａに正方形や矩形の方形パターン、または、それらの合
成パターンや直線パターンが多く、曲線をもったパター
ンは特定のものに限られている。これは、ＩＣの設計や
フォトマスクの作成法にも原因があって、直線で描画す
ると電子回路の設計が容易であり、また、マスク作成時
、計算処理系を用いたパターン発生器では作図が簡単に
なるからである。
従って、ＩＣにおける最小のパターンは正方形となり、
それは電極を接続する電極窓パターンなどで代表され、
現在、その寸法がパターン微細化の目安になっている。
それは電極を接続する電極窓パターンなどで代表され、
現在、その寸法がパターン微細化の目安になっている。
窓？々ターンとは、全面レジスト膜の中に窓開けしたパ
ターンの名称である。
ターンの名称である。
かくして、このような窓パターンも次第に微細化されて
、最近、正方形の一辺が１〜２μｍ位の微細な電極窓が
形成されている。
、最近、正方形の一辺が１〜２μｍ位の微細な電極窓が
形成されている。
［発明が解決しようとする問題点］
ところが、このように微細化されてくると、レジスト膜
パターンに正確な正方形の窓を形成することが難しく、
正方形の窓パターンを有するフォトマスクを転写しても
、角が丸くなった窓に形成され易く、それは、パターン
縁部が露光に影響されて、特に角部分が露光の廻り込み
を多く受けるからである。例えば、ネガレジスト膜に窓
パターンを形成する場合、角部が周囲の露光の影響を多
く受けて露光され、現像すると、角が丸くなったレジス
ト膜パターンができる。また、ポジレジスト膜に窓パタ
ーンを形成する場合は、角部の露光が不足になって、や
はり角が丸くなったレジスト膜パターンができる。
゛ 更に、角が丸くなったレジスト膜の窓パターンを保護マ
スクにして、基板をエツチングすると、角部分のエツチ
ングが不足になり、結果として、丸い窓パターンが基板
上に形成される。第２図（ａ）および（ｂｌは、これを
図示しており、同図（ａ）はフォトマスク面の２μｍ×
２μｍの正方形窓パターンＡ、同図中）は基板上に作成
された丸い電極窓Ｂである。本例はポジレジスト膜を用
いた実施例で、同図（ａ）に示すフォトマスクの窓パタ
ーンＡは光透過部分、周囲はクロム膜１を設けた遮光部
分、同図中）に示す基板上の電極窓Ｂは半導体基板の露
出部分、周囲は二酸化シリコン膜２を示している。
パターンに正確な正方形の窓を形成することが難しく、
正方形の窓パターンを有するフォトマスクを転写しても
、角が丸くなった窓に形成され易く、それは、パターン
縁部が露光に影響されて、特に角部分が露光の廻り込み
を多く受けるからである。例えば、ネガレジスト膜に窓
パターンを形成する場合、角部が周囲の露光の影響を多
く受けて露光され、現像すると、角が丸くなったレジス
ト膜パターンができる。また、ポジレジスト膜に窓パタ
ーンを形成する場合は、角部の露光が不足になって、や
はり角が丸くなったレジスト膜パターンができる。
゛ 更に、角が丸くなったレジスト膜の窓パターンを保護マ
スクにして、基板をエツチングすると、角部分のエツチ
ングが不足になり、結果として、丸い窓パターンが基板
上に形成される。第２図（ａ）および（ｂｌは、これを
図示しており、同図（ａ）はフォトマスク面の２μｍ×
２μｍの正方形窓パターンＡ、同図中）は基板上に作成
された丸い電極窓Ｂである。本例はポジレジスト膜を用
いた実施例で、同図（ａ）に示すフォトマスクの窓パタ
ーンＡは光透過部分、周囲はクロム膜１を設けた遮光部
分、同図中）に示す基板上の電極窓Ｂは半導体基板の露
出部分、周囲は二酸化シリコン膜２を示している。
そう゛すると、電極窓Ｂに電極を接続した場合、電極断
面が設計面積より小さいために、設計回路より高い抵抗
を有する電極となって、ＩＣの特性を悪化させ、信頼性
を低下させる。
面が設計面積より小さいために、設計回路より高い抵抗
を有する電極となって、ＩＣの特性を悪化させ、信頼性
を低下させる。
本発明は、このような問題点を解消させる半導体装置の
製造方法を提案するものである。
製造方法を提案するものである。
［問題点を解決するための手段］
その目的は、十字形状のマスクパターンによって、半導
体基板上に電極窓パターンを形成するようにした半導体
装置の製造方法によって達成される。
体基板上に電極窓パターンを形成するようにした半導体
装置の製造方法によって達成される。
［作用］
即ち、本発明は半導体基板上に設ける電極窓パターンの
ような小パターンを、面積をやや広げた十字形状に形成
する。そうすれば、方形の形状が維持され、所定の面積
も得られる。
ような小パターンを、面積をやや広げた十字形状に形成
する。そうすれば、方形の形状が維持され、所定の面積
も得られる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）および（ｂ）は本発明にかかる十字形状の
窓パターンと、それによって作成された基板上の電極窓
を示しており、同図（ａｌはフォトマスク面の十字形状
の窓パターンＡＡ、同図中）は基板上に作成された四角
電極窓ＢＢである。本例はポジレジスト膜を用いる実施
例で、同図（ａ）に示すフォトマスクの窓パターンＡ＾
は光透過部分、周囲はクロム膜１を設けた遮光部分、同
図（ｂ）に示す基板上の窓パターンＢＢは半導体基板の
露出部分、周囲は二酸化シリコン膜２で示している。
窓パターンと、それによって作成された基板上の電極窓
を示しており、同図（ａｌはフォトマスク面の十字形状
の窓パターンＡＡ、同図中）は基板上に作成された四角
電極窓ＢＢである。本例はポジレジスト膜を用いる実施
例で、同図（ａ）に示すフォトマスクの窓パターンＡ＾
は光透過部分、周囲はクロム膜１を設けた遮光部分、同
図（ｂ）に示す基板上の窓パターンＢＢは半導体基板の
露出部分、周囲は二酸化シリコン膜２で示している。
そうして、第１図（ａ）に示すように、フォトマスク面
の十字形状の窓パターンＡＡの面積はやや大きくしてお
き、従来の相当する正方形窓パターンＡの一辺の寸法Ｌ
（図中に示す）に対し、十字形状の窓パターンＡＡの一
辺の寸法ＬＬを大きくとる。大きさの程度はアライメン
ト装置の精度や露光条件。
の十字形状の窓パターンＡＡの面積はやや大きくしてお
き、従来の相当する正方形窓パターンＡの一辺の寸法Ｌ
（図中に示す）に対し、十字形状の窓パターンＡＡの一
辺の寸法ＬＬを大きくとる。大きさの程度はアライメン
ト装置の精度や露光条件。
レジスト膜の性質（解像度、コントラスト、感度など）
で異なるが、例えば、ＬＬ＝１．２ Ｌ程度にする。
で異なるが、例えば、ＬＬ＝１．２ Ｌ程度にする。
且つ、図のように、十字形状の窓パターンＡＡを、従来
の正方形窓パターンＡの位置に対して４５度傾斜した位
置に作成する。このように、傾斜したフォトマスクの十
字形状の窓パターンＡＡを設ければ、これを露光・現像
してレジスト膜パターンを形成し、更に、それを保護マ
スクとして、基板上に電極窓ＢＢを形成すると、第１図
（ｂ）のような正しく位置した正方形近似の窓が得られ
る。且つ、電極窓の断面積が設計面積に近づいて、ＩＣ
の特性に影響することもなくなる。
の正方形窓パターンＡの位置に対して４５度傾斜した位
置に作成する。このように、傾斜したフォトマスクの十
字形状の窓パターンＡＡを設ければ、これを露光・現像
してレジスト膜パターンを形成し、更に、それを保護マ
スクとして、基板上に電極窓ＢＢを形成すると、第１図
（ｂ）のような正しく位置した正方形近似の窓が得られ
る。且つ、電極窓の断面積が設計面積に近づいて、ＩＣ
の特性に影響することもなくなる。
上記例は窓パターンで説明したが、本発明は基板上に単
独で形成する小さい正方形パターン（窓パターンの逆パ
ターン）にも適用できる。また、フォトマスクを用いな
いで、パターンを直接描画する電子ビーム露光に適用し
ても、同様の効果が得られるものである。
独で形成する小さい正方形パターン（窓パターンの逆パ
ターン）にも適用できる。また、フォトマスクを用いな
いで、パターンを直接描画する電子ビーム露光に適用し
ても、同様の効果が得られるものである。
［発明の効果］
以上の説明から明らかなように、本発明によれば方形の
電極窓パターンの形状が維持され、ＩＣの高品質化に寄
与するものである。
電極窓パターンの形状が維持され、ＩＣの高品質化に寄
与するものである。
第１図（ａ）、 （ｂｌは本発明にかかる十字形状の窓
パターンＡＡと、それによって作成された基板上の電極
窓ＢＢを示す図、 第２図（ａｌ、 （ｂ）は従来の正方形の窓パターンＡ
と、それによって作成された基板上の電極窓Ｂを示す図
である。 図において、 １はクロム膜、 ２は二酸化シリコン膜、を示
している。 不発ν胎乞 第１ 従束ｎ宅、ハ 第し
パターンＡＡと、それによって作成された基板上の電極
窓ＢＢを示す図、 第２図（ａｌ、 （ｂ）は従来の正方形の窓パターンＡ
と、それによって作成された基板上の電極窓Ｂを示す図
である。 図において、 １はクロム膜、 ２は二酸化シリコン膜、を示
している。 不発ν胎乞 第１ 従束ｎ宅、ハ 第し
Claims (1)
- 十字形状のマスクパターンによつて、半導体基板上に電
極窓パターンを形成するようにしたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112937A JPS61270823A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112937A JPS61270823A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61270823A true JPS61270823A (ja) | 1986-12-01 |
Family
ID=14599225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60112937A Pending JPS61270823A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61270823A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573029B1 (en) | 1999-04-09 | 2003-06-03 | Nec Corporation | Semiconductor device and method of forming the same as well as a photo-mask used therein |
| WO2012001978A1 (ja) * | 2010-07-01 | 2012-01-05 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
-
1985
- 1985-05-24 JP JP60112937A patent/JPS61270823A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573029B1 (en) | 1999-04-09 | 2003-06-03 | Nec Corporation | Semiconductor device and method of forming the same as well as a photo-mask used therein |
| US6974992B2 (en) | 1999-04-09 | 2005-12-13 | Nec Electronics Corporation | Semiconductor device having a non-straight line pattern with plural interconnected arched lines |
| US7022440B2 (en) | 1999-04-09 | 2006-04-04 | Nec Electronics Corporation | Resist pattern defined by inwardly arched lines |
| US7118835B2 (en) | 1999-04-09 | 2006-10-10 | Nec Electronics Corporation | Semiconductor device and method of forming the same as well as a photo-mask used therein |
| WO2012001978A1 (ja) * | 2010-07-01 | 2012-01-05 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
| JP5436669B2 (ja) * | 2010-07-01 | 2014-03-05 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
| US8785238B2 (en) | 2010-07-01 | 2014-07-22 | Panasonic Corporation | Nonvolatile memory element and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302477A (en) | Inverted phase-shifted reticle | |
| US4568189A (en) | Apparatus and method for aligning a mask and wafer in the fabrication of integrated circuits | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| US5731109A (en) | Pattern structure of photomask comprising a sawtooth pattern | |
| US6153361A (en) | Method of removing photoresist at the edge of wafers | |
| JPH0425126A (ja) | 半導体装置の製造方法 | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| JPH031522A (ja) | レジストパターン形成法 | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| JPS61270823A (ja) | 半導体装置の製造方法 | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| KR19990045535A (ko) | 마스크 블랭크와 마스크의 제조 방법 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPH0795543B2 (ja) | エツチング方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| KR100356758B1 (ko) | 콘택 및 비아 홀의 저항 측정용 반도체 패턴 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
| JPS6213028A (ja) | 半導体装置の製造方法 | |
| KR200184214Y1 (ko) | 웨이퍼 정렬 및 크리티컬 디멘젼 측정용 마스크 패턴 | |
| KR960001367Y1 (ko) | 패턴 마스크 구조 | |
| JPH0141247B2 (ja) | ||
| JPH01102464A (ja) | フォトマスク |