KR100668730B1 - 반도체 소자의 오버레이 키 - Google Patents

반도체 소자의 오버레이 키 Download PDF

Info

Publication number
KR100668730B1
KR100668730B1 KR1020010037671A KR20010037671A KR100668730B1 KR 100668730 B1 KR100668730 B1 KR 100668730B1 KR 1020010037671 A KR1020010037671 A KR 1020010037671A KR 20010037671 A KR20010037671 A KR 20010037671A KR 100668730 B1 KR100668730 B1 KR 100668730B1
Authority
KR
South Korea
Prior art keywords
key
overlay
mother
mother key
pattern
Prior art date
Application number
KR1020010037671A
Other languages
English (en)
Other versions
KR20030002324A (ko
Inventor
허훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037671A priority Critical patent/KR100668730B1/ko
Publication of KR20030002324A publication Critical patent/KR20030002324A/ko
Application granted granted Critical
Publication of KR100668730B1 publication Critical patent/KR100668730B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70681Metrology strategies
    • G03F7/70683Mark designs
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 오버레이 측정의 재현성을 극대화하기 위한 반도체 소자의 오버레이 키에 관한 것으로, 상부  및 하부 레이어간 정렬도를 측정하기 위하여 하부 레이어에 형성되며 다각형 형태를 이루는 복수개의 라인 패턴을 갖는 머더 키와, 상부 레이어에 형성되며 상기 머더 키의 가운데 부분에서 상기 복수개의 라인 패턴에 대응하여 복수개의 변을 갖는 레지스트 패턴으로 이루어지는 소자 패턴에 있어서, 상기 머더 키의 각 라인 패턴은 n개의 서로 다른 크기의 선폭을 갖는 것을 특징으로 한다.
오버레이(Overlay)

Description

반도체 소자의 오버레이 키{Overlay Key of Semiconductor Device}
도 1은 종래 기술에 따른 오버레이 키의 불량 패턴을 나타낸 평면도
도 2는 머더 키의 불량 패턴을 나타내기 위한 단면 사진
도 3a 내지 도 3c는 머더 키의 사이즈에 따른 텅스텐 에치백후 음각부의 단면도
도 4는 본 발명의 실시예에 따른 오버레이 키의 평면도
도 5는 도 4의 A-A 방향에 따른 단면도
도면의 주요 부분에 대한 부호 설명
41 : 머더 키 42 : 레지스트 패턴
본 발명은 반도체 소자에 관한 것으로 특히, 오버레이 측정의 오류를 최소화하기 위한 반도체 소자의 오버레이 키에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 오버레이 키를 설명하면 다음과 같다.
도 1은 종래 기술에 따른 오버레이 키의 불량 패턴을 나타낸 평면도이고, 도 2는 머더 키의 불량 패턴을 나타내기 위한 단면 사진이다.
일반적으로 반도체 제조공정 중 노광 공정 후에 하층부 마스크 레이어(Mask Layer)와 상층부 마스크간의 정렬도(Alignment) 즉, 오버레이(Overlay)를 측정하기 위하여 도 1과 같은 루마 키(Luma Key)를 사용하고 있다.
상기 루마 키 즉, 오버레이 키는 앞선 공정에서 하층부에 형성되어진 오버레이 키인 머더 키(Mother Key)(11)에 해당하는 부분과 현행 공정에서 마스크 노광 후 형성되는 레지스트 패턴(12) 부위로 구분되어 진다.
여기서, 하층부의 머더 키(11)는 음각, 양각의 형태를 가지며, 4㎛에서 작은 것은 1㎛ 수준, 특별한 것은 1㎛ 이하의 단일화된 크기의 선폭을 유지하면서 웨이퍼에 형성되어 있고, 상기 머더 키(11)의 가운데 부위에 상기 레지스트 패턴(12)이 형성된다.
그리고, 상기 머더 키(11)의 에지 부위와 상기 레지스트 패턴(12)의 에지 부위에서의 광학적인 이미지(Image)를 전기적으로 판독하여 오버레이 키 각각의 좌, 우 거리를 측정하고 이후, 측정된 좌, 우의 거리 값의 차이로 정렬도를 측정하게 된다.
이러한 측정 과정을 수직, 수평으로 측정하게 되면 결국 x, y축에 대한 정렬도 값을 인식할 수 있는 근거가 된다.
최근,CMP(Chemical Mechanical Polishing) 기술과 같은 표면 가공기술의 보편화됨에 따라서 상기 머더 키(11) 형성시 양각보다는 대게 음각 형태로 제작하고 있다.
하지만, 이러한 음각 형태의 키 제작시 특히, 배선 공정 중 텅스텐(W) 에치백(Etch-back) 공정과 같은 증착 및 제거 작업이 연속적으로 진행되는 과정 중에 도 1, 도 2에 나타난 바와 같이, 머더 키(11)의 음각 부위에 에치백 잔류물(Etch-back Residue)이 남게되어 오버레이 측정의 오류 및 재현성에 문제를 야기시킴으로서 정상적인 측정이 이루어지지 못하고 있다.
즉, 상기 머더 키(11)의 바닥면의 텅스텐 잔유물(W-Residue)(A)로 인하여 후속 증착 공정에서 불완전한 음각부상에 증착이 이루어지기 때문에 정렬도 측정을 위한 광학적 이미지 판독 결과 도 1에서와 같이, 디스칼라(Discolor) 현상이 나타나게 되어 정상적인 측정이 이루어지지 못하고 있다.
이러한 문제들을 해결하기 위하여 종래에는 복수개의 루마 키를 마크스의 레이아웃(Layout)에 삽입하고 있으나 여유 공간의 제약이 따르기  때문에 이 방법 역시 측정상에 어려움이 따른다.
따라서, 상기와 같은 종래의 반도체 소자의 오버레이 키는 다음과 같은 문제점이 있다.
첫째, 음각 키 내부의 텅스텐 잔류막으로 인하여 후속 증착 공정이 불안정해지므로 오버레이 측정시 오류가 발생되게 된다.
둘째, 상기 텅스텐 잔류막으로 인하여 오버레이 측정 결과의 재현성이 저하되고 이로 인하여 측정된 정렬도의 신뢰성이 저하된다.
셋째, 복수개의 루마 키를 사용하는 경우에 공간 제약이 따르며 이로 인하여 측정 오류를 갖고 공정이 진행되므로 정렬도의 정확성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 머더 키의 사이즈를 멀티(Multi)화하여 음각부 키의 불안정성에 대한 대응성을 향상시키기 위한 반도체 소자의 오버레이 키를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 오버레이 키는 상부  및 하부 레이어간 정렬도를 측정하기 위하여 하부 레이어에 형성되며 다각형 형태를 이루는 복수개의 라인 패턴을 갖는 머더 키와, 상부 레이어에 형성되며 상기 머더 키의 가운데 부분에서 상기 복수개의 라인 패턴에 대응하여 복수개의 변을 갖는 레지스트 패턴으로 이루어지는 소자 패턴에 있어서, 상기 머더 키의 각 라인 패턴은 n개의 서로 다른 크기의 선폭을 갖는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 오버레이 키를 설명하면 다음과 같다.
도 3a 내지 도 3c는 머더 키의 사이즈에 따른 텅스텐 에치백후 음각부의 단면도이다.
상기 도면에 나타난 바와 같이, 머더 키의 사이즈가 클수록 텅스텐 에치백 후에 음각의 머더 키(11)내부에 잔류하는 텅스텐의 양이 감소하게 된다. 즉, 키의 사이즈가 0.6㎛,1.0㎛,1.5㎛로 갈수록 잔 류 텅스텐막(W)의 양이 감소하게 된다.
본 발명은 이러한 점에 착안하여 획일적인 크기를 갖는 머더 키의 사이즈를 멀티화하여 구성한다.
도 4는 본 발명의 실시예에 따른 오버레이 키의 평면도이고, 도 5는 도 4의 A-A 방향에 따른 단면도이다.
본 발명에 따른 오버레이 키는 도 4 및 도 5에 도시된 바와 같이, 하층부에 형성되며 음각의 멀티화된 선폭을 갖는 머더 키(41)와, 상층부 공정에서 마스크 노광  및 현상 공정 후 형성되는 레지스트 패턴(42)으로 이루어진다.
이때, 상기 레지스트 패턴(42)은 상기 머더 키(41)의 가운데 부분에 형성된다. 그리고, 상기 머더 키(41)에서 상기 레지스트 패턴(42)의 각 에지면에 대하여 나란하게 형성되는 부분은 멀티화된 선폭 예를들어,0.6㎛, 1.0㎛, 1.5㎛ 등의 복수개의 선폭을 갖는다.
그리고, 상기 머더 키(41)는 다양한 선폭을 갖는 단일 마스크를 이용하여 형성한다.
이후, 텅스텐 증착 및 에치백 공정을 실시하면 도 5에 도시된 바와 같이 일정 사이즈 이상을 갖는 머더 키(41)의 음각 부위에 텅스텐 잔류막이 남지 않는 안정된 패턴을 이루게 되며, 이러한 안정된 음각부상에 후속 증착 공정을 실시하여 안정된 키를 선택할 수 있게 된 다.
그리고, 상기 안정적 패턴을 이루는 머더 키(41)부분의 에지와 상기 레지스트 패턴(42)의 에지에서의 광학적인 이미지를 전기적으로 판독하여 라무 키의 좌,우 각각의 거리를 측정하고, 이 값을 기준으로 정렬도를 판단한다.
상기와 같은 본 발명의 반도체 소자의 오버레이 키는 다음과 같은 효과가 있다.
첫째, 머더 키를 멀티화하여 형성하여 텅스텐 에치백후에 상기 머더 키의 일정 부분에 텅스텐 잔류막이 발생되는 현상을 방지할 수 있으므로 정렬도의 정확성 및 재현성을 향상시킬 수 있다.
둘째, 상기 멀티화된 머더 키를 동일 마스크를 이용하여 형성하므로 마스크 레이아웃상의 공간 활용을 극대화시킬 수 있다.
셋째, 머더 키를 멀티화하여 텅스텐 에치백 공정 과정중에 발생되는 머더 키 음각부의 불안정성에 대한 대응성을 증가시킬 수 있으므로 후속 공정의 마진을 향상시킬 수 있다.

Claims (2)

  1. 상부  및 하부 레이어간 정렬도를 측정하기 위하여 하부 레이어에 형성되며 다각형 형태를 이루는 복수개의 라인 패턴을 갖는 머더 키와,
    상부 레이어에 형성되며 상기 머더 키의 가운데 부분에서 상기 복수개의 라인 패턴에 대응하여 복수개의 변을 갖는 레지스트 패턴으로 이루어지는 소자 패턴에 있어서,
    상기 머더 키의 각 라인 패턴은 n개의 서로 다른 크기의 선폭을 갖는 것을 특징으로 하는 반도체 소자의 오버레이 키.
  2. 제 1 항에 있어서, 상기 하부 레이어의 정렬 키는 음각 구조를 가짐을 특징으로 하는 반도체 소자의 오버레이 키.
KR1020010037671A 2001-06-28 2001-06-28 반도체 소자의 오버레이 키 KR100668730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037671A KR100668730B1 (ko) 2001-06-28 2001-06-28 반도체 소자의 오버레이 키

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037671A KR100668730B1 (ko) 2001-06-28 2001-06-28 반도체 소자의 오버레이 키

Publications (2)

Publication Number Publication Date
KR20030002324A KR20030002324A (ko) 2003-01-09
KR100668730B1 true KR100668730B1 (ko) 2007-01-26

Family

ID=27711911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037671A KR100668730B1 (ko) 2001-06-28 2001-06-28 반도체 소자의 오버레이 키

Country Status (1)

Country Link
KR (1) KR100668730B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960439A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd フオト・マスク
JPS63287953A (ja) * 1987-05-21 1988-11-25 Sumitomo Electric Ind Ltd フオトマスク
KR960006300A (ko) * 1994-07-18 1996-02-23 데이비드 비. 해리슨 Dc 오프셋의 상쇄방법 및 제어 루프
KR19980060726A (ko) * 1996-12-31 1998-10-07 김광호 반도체장치의 오버레이 키 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960439A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd フオト・マスク
JPS63287953A (ja) * 1987-05-21 1988-11-25 Sumitomo Electric Ind Ltd フオトマスク
KR960006300A (ko) * 1994-07-18 1996-02-23 데이비드 비. 해리슨 Dc 오프셋의 상쇄방법 및 제어 루프
KR19980060726A (ko) * 1996-12-31 1998-10-07 김광호 반도체장치의 오버레이 키 및 그 제조방법

Also Published As

Publication number Publication date
KR20030002324A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
US5917205A (en) Photolithographic alignment marks based on circuit pattern feature
KR100369020B1 (ko) 조정 마크의 제조 방법
JP3348783B2 (ja) 重ね合わせ用マーク及び半導体装置
US7282422B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
US8288242B2 (en) Overlay vernier key and method for fabricating the same
US7459798B2 (en) Overlay mark
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR100668730B1 (ko) 반도체 소자의 오버레이 키
JP2000077312A (ja) 半導体装置
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
JPH11283915A (ja) 半導体装置の製造方法
KR100505414B1 (ko) 정렬 키 형성 방법
KR20050000916A (ko) 반도체 장치의 웨이퍼 정렬용 정렬 마크
KR100587035B1 (ko) 반도체 웨이퍼의 정렬마크 형성방법
KR100614796B1 (ko) 기판 정렬 방법
KR100304441B1 (ko) 반도체소자의 정렬마크 형성방법
KR100632627B1 (ko) 반도체 소자의 제조방법
KR20050096633A (ko) 반도체소자의 정렬마크 형성방법
KR100734079B1 (ko) 리소그라피 공정에서의 오버레이 측정 방법
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
KR100187661B1 (ko) 반도체 소자의 임계치수 측정용 바아 형성방법
KR100299518B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee