KR100614796B1 - 기판 정렬 방법 - Google Patents

기판 정렬 방법 Download PDF

Info

Publication number
KR100614796B1
KR100614796B1 KR1020040108620A KR20040108620A KR100614796B1 KR 100614796 B1 KR100614796 B1 KR 100614796B1 KR 1020040108620 A KR1020040108620 A KR 1020040108620A KR 20040108620 A KR20040108620 A KR 20040108620A KR 100614796 B1 KR100614796 B1 KR 100614796B1
Authority
KR
South Korea
Prior art keywords
component
alignment mark
alignment
semiconductor substrate
asymmetrical
Prior art date
Application number
KR1020040108620A
Other languages
English (en)
Other versions
KR20060070005A (ko
Inventor
이동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040108620A priority Critical patent/KR100614796B1/ko
Publication of KR20060070005A publication Critical patent/KR20060070005A/ko
Application granted granted Critical
Publication of KR100614796B1 publication Critical patent/KR100614796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

다층의 패턴들을 갖는 반도체 기판을 정렬하는 방법에 있어서, 정렬 마크로부터 획득된 광학적 이미지 신호를 나타내는 그래프 좌측 및 우측의 높이 비율 또는 기울기 비율로부터 상기 정렬 마크의 비대칭 성분을 계측한다. 상기 정렬 마크들에 대한 웨이퍼 회전 성분을 계측하여 상기 비대칭 성분과의 사이에서 관계식을 회귀 분석을 통해 산출한다. 상기 관계식을 이용하여 측정 대상 기판으로부터 계측된 정렬 비대칭 성분을 회전 성분으로 변환하여 상기 측정 대상 기판의 정렬 상태를 보정한다.

Description

기판 정렬 방법{Method for aligning a wafer}
도 1은 반도체 기판 상에 형성된 정렬 마크들이 화학 기계적 연마 공정을 수행하는 동안 연마되는 영역을 설명하기 위한 개략적인 평면도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 기판을 정렬하는 방법을 설명하기 위한 개략적인 순서도이다.
도 3은 도 1에 도시된 반도체 기판 상에 형성된 셀 패턴 및 정렬 마크 패턴을 설명하기 위한 개략적인 단면도이다.
도 4는 도 1에 설명된 정렬 마크에 비대칭 성분을 계측하기 위한 광학적 이미지 데이터를 설명하기 위한 개략적인 평면도 및 그래프이다.
도 5는 도 1에 설명된 정렬 마크의 비대칭 성분을 계측하기 위한 다른 광학적 이미지 데이터를 설명하기 위한 개략적인 평면도 및 그래프이다.
도 6은 기판의 회전으로 인한 미스 얼라인된 반도체 기판을 설명하기 위한 개략적인 평면도이다.
도 7은 도 1에 설명된 정렬 마크의 비대칭 성분으로 미스 얼라인된 반도체 기판을 설명하기 위한 개략적인 평면도이다.
도 8은 도 4, 도 5 및 도 7에 설명된 정렬 마크의 비대칭 성분들과 회전 성분들을 회귀 분석을 통해 그 상관 관계를 설명하기 위한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
W : 반도체 기판 10 : 셀
20 : 스크라이브 레인 100 : 정렬 마크
110, 120 : 이미지 데이터
본 발명은 기판 정렬 방법에 관한 것이다. 보다 상세하게는, 증착 및 연마 공정을 수행하여 다층의 패턴을 형성하고 있는 반도체 기판에 대한 기판 정렬 방법에 관한 것이다.
근래에 반도체 제조 기술은 정보 통신 기술의 비약적인 발전에 따라 집적도, 신뢰도 및 처리 속도 등을 향상시키는 방향으로 발전되고 있다. 상기 반도체는 실리콘 단결정으로부터 반도체 기판으로 사용되는 실리콘웨이퍼를 제작하고, 상기 반도체 기판 상에 막을 형성하고, 상기 막을 전기적 특성을 갖는 패턴으로 형성함으로서 제조된다. 상기 패턴들은 막형성, 사진 식각, 연마, 이온 주입 등의 단위공정들의 선택적 또는 반복적 수행에 따라 형성된다.
반도체 소자는 사진 및 식각 공정으로 여러 개의 회로 패턴층을 반도체 기판 상에 적층하여 형성한다. 그런데, 기 형성된 회로 패턴과 새로 형성할 회로 패턴은 설정된 패턴에 따라 정확하게 정렬되어야 하므로, 회로 패턴 형성을 위한 사진 공정에서는 실제 노광 공정에 앞서 반도체 기판 상에 형성된 다수의 패턴층 사이를 정렬하는 정렬 공정이 필수적으로 수행된다.
이를 위해 반도체 기판 상의 소정 영역 예컨대, 반도체 기판의 스크라이브 라인에는 정렬 마크가 구비되며, 정렬 고정 시에 상기 정렬 마크에 정렬 광을 조사하여 얻어진 광전기적(photoelectric) 신호를 이용하여 반도체 기판을 정렬한다.
그러나, 정렬 마크가 형성된 층 상부에서 소정의 막을 형성하고 상기 막을 연마하기 위하여 화학 기계적 연마(chemical mechanical polishing; CMP)공정을 수행하는 동안, 상기 정렬 마크가 손상되는 경우가 종종 발생한다.
자세하게, 상기 화학 기계적 연마 공정은 화학 용액에 미세한 연마 입자와 첨가된 슬러리(slurry)를 반도체 기판과 패드(pad) 사이에 공급시키고, 폴리싱 헤드(polishing head)를 가압 및 회전시키며 상기 반도체 기판의 표면 연마를 수행한다. 이때, 상기 폴리싱 헤드를 회전시키는 동안 상기 정렬 마크의 일부가 일 방향으로 손상된다.
도 1은 화학 기계적 연마 공정 수행 시, 정렬 마크의 손상 부위를 설명하기 위한 평면도이다.
도 1을 참조하면, 상기 반도체 기판(W) 상에는 다수의 정렬 마크(100)들이 셀(10)들을 구분하기 위하여 형성되어 있으며, 상기 정렬 마크(100)들의 위치에 따라 화학 기계적 연마 공정 시 발생되는 손상 부위가 다르게 된다.
도시된 바와 같이, 폴리싱 헤드가 시계방향으로 회전하면, 상기 반도체 기판(W) 상부에 형성된 상부 정렬 마크(100)는 왼쪽 부위가 더 연마되며, 상기 반도체 기판(W)의 플랫존 부위에 형성된 하부 정렬 마크(100)는 오른쪽 부위가 더 연마된 다. 따라서 상기 반도체 기판(W) 상에 형성된 정렬들은 영역에 따라 일부가 손상되어 비대칭적 형상을 갖게 된다.
따라서, 상기와 같은 문제점을 해결하기 위하여 국내 특허 공보 제97-005680호에 기재된 바에 의하면, 스크라이브 라인 상부의 정렬 마크를 보호하기 위하여 정렬 마크를 완전히 덮도록 다결정 실리콘막을 증착하는 단계를 더 수행하여, 화학 기계적 공정을 수행하는 동안 상기 정렬 마크의 상부가 손상되는 것을 방지한다.
그러나, 상기와 같이 다결정 실리콘막 증착 단계를 더 수행함으로써 공정 시간이 길어지며, 상기 공정 시간이 길어짐으로써 공기(물량 투입에서 납품까지의 기간)가 늘어난다. 또한, 생산 원가도 증가하여 양산화함에 있어 많은 부담을 주고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 일부가 손상되어 비대칭 성분을 갖는 정렬 마크에 의해 발생되는 기판 정렬 상태 오차를 보정하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 기판의 정렬을 위한 정렬 마크로부터 획득한 이미지 데이터의 좌우 비대칭 정도를 나타내는 비대칭 성분과 상기 정렬 마크의 중심축이 기 설정된 기준축에 대하여 틀어진 정도를 나타내는 회전 성분 사이의 관계식을 정의하는 단계와, 측정 대상 기판 상에 형성된 피 측정 정렬 마크의 비대칭 성분을 측정하는 단계와, 상기 관계식을 이용하여 상기 비대칭 성분으로부터 상기 피 측정 정렬 마크의 회전 성분을 산출하는 단계와, 상기 산출된 회전 성분으로 상기 측정 대상 기판의 정렬 상태를 보정하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 정렬 마크의 비대칭 성분들과 회전 성분들을 사이의 상관계수를 산출하는 단계와, 상기 산출된 상관계수에 따라 상기 산출된 피 측정 정렬 마크의 회전 성분을 보정하는 단계를 더 포함할 수 있다.
상기와 같은 본 발명에 따르면, 정렬 마크의 비대칭 성분과 회전 성분 사이의 관계식을 이용하여 측정 대상 기판의 정렬 마크의 비대칭 성분을 회전 성분으로 변환하여 상기 기판의 정렬 상태를 보정한다. 따라서, 정렬 마크를 보호하기 위하여 추가적인 공정을 하지 않음으로써 공정 비용 또는 시간을 감축할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 기판 정렬 방법에 대해 첨부된 도면들을 참조하여 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 일 실시예에 따른 기판을 정렬하기 위한 방법을 설명하기 위한 개략적인 순서도이다.
실리콘웨이퍼와 같은 반도체 기판(W) 상에는 다수의 셀(10)들이 형성되어 있으며, 상기 셀(10)들을 구획하는 스크라이브 레인(20)들이 형성되어 있다. 상기 셀(10)들은 다수의 제1셀 패턴(12)들을 포함하며, 상기 스크라이브 레인(20)들에는 기판(W) 정렬을 위한 제1정렬 마크(100)들이 형성되어 있다.
도 2를 참조하면, 상기 각각의 제1정렬 마크(100)가 갖는 비대칭 성분을 계측하고(S10), 상기 반도체 기판(W)에 대한 회전 성분을 계측하여(S20), 상기 비대 칭 성분과 상기 회전 성분 사이의 관계식을 산출한다(S30).
우선, 상기 정렬 마크(100)가 비대칭성을 갖는 과정을 설명하면 다음과 같다.
다층 구조를 갖는 반도체 기판(W)을 살펴보면, 상기 반도체 기판(W) 상에는, 제1셀 패턴(12)을 포함하는 다수의 제1셀(10)들과 상기 다수의 제1셀(10)들을 분리하기 위한 제1스크라이브 레인(20)과 상기 제1스크라이브 레인(20) 상에 형성된 제1정렬 마크(100)를 포함하는 하부 패턴과, 제2셀 패턴(미도시)을 포함하는 다수의 제2셀(미도시)들과 상기 다수의 제2셀(미도시)들을 분리하기 위한 제2스크라이브 레인(미도시)과 상기 제2스크라이브 상에 형성된 제2정렬 마크(미도시)를 포함하는 상부 패턴이 형성되어 있다. 이때, 상기 제1 및 제2정렬 마크는 상기 하부 패턴 상에 상부 패턴을 정렬하기 위하여 사용되며, 상기 정렬 마크는 소정의 패턴으로 정의된다.
상기 반도체 기판(W) 상에 다층 구조를 형성하는 과정에 대하여 살펴보면, 상기 반도체 기판(W) 상에 제1막(미도시)을 형성하고, 상기 제1막 상에 포토레지스트 막을 형성하여 포토리소그래피 공정을 사용하여 상기 제1막을 패터닝하여 상기 반도체 기판(W) 상에 하부 패턴을 형성한다. 이때, 상기 제1막에는 다수의 제1셀 패턴(12)과, 제1스크라이브 레인(20)과, 제1정렬 마크 패턴(100)이 형성되고, 상기 제1정렬 마크 패턴(100, 104)은 상기 제1셀 패턴(12)과 동일한 높이로 형성된다.
상기 하부 패턴이 형성된 반도체 기판(W)에 제2막(14)을 형성한다. 이때, 상기 제2막(14)은 상기 제1셀 패턴(12)과 제1정렬 마크 패턴(100, 104)을 충분히 매 립할 수 있는 두께로 형성한다. 상기 제2막(14)의 상부를 화학 기계적 연마 공정을 통해 평탄화한다.
도 3은 하부 패턴 상에 제2막(14)을 형성하여 화학 기계적 연마 공정을 수행한 반도체 기판(W)을 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이 상기 제1셀 영역(10)과, 제1정렬 마크 패턴(100)이 위치한 제1스크라이브 레인 영역(20) 사이의 밀도가 서로 다르다. 즉, 상기 제1셀 패턴(12)들 사이의 간격이 상기 제1정렬 마크 패턴(100)들 사이의 간격보다 더 근접하기 때문에, 상기 제2막(14)에 대한 상기 화학 기계적 연마 공정 시, 상기 제1스크라이브 레인 영역(20) 부위의 제2막(14)이 더 연마된다.
상기와 같이, 상기 불균등하게 연마되는 현상을 예를 들어 설명하면, 도시된 바와 같이, 상기 화학 기계적 연마 장치의 폴리싱 헤드가 시계 방향으로 회전 시, 상기 반도체 기판(W) 상부에 위치한 제1상부 정렬 마크(100)들은 왼쪽 부위가 연마되며, 상기 반도체 기판(W) 하부 즉, 플랫존 부위에 위치한 제1하부 정렬 마크(100)들은 오른쪽 부위가 연마된다.
상기 하부 패턴 상에 형성된 제2막(14) 상에 제2셀 패턴 및 제2정렬 마크을 형성하면, 상기와 같은 과정으로 발생된 제1정렬 마크의 비대칭으로 인하여 상기 제2셀 패턴들은 기 설정된 영역 상에 위치하지 못한다. 따라서, 상기 제2막에 소정의 제2셀 패턴 및 제2정렬 마크을 형성하기 전에, 상기 제1정렬 마크(100)의 비대칭으로 발생되는 미스 얼라인 성분을 제거하는 과정이 필요하다.
우선, 상기 제1정렬 마크(100)의 비대칭 성분을 계측하는 과정을 설명하면 다음과 같다.
상기 제1정렬 마크(100)의 손상으로 발생되는 비 대칭성 성분을 가시광 빔(visual beam)을 정렬된 반도체 기판(W) 상에 방사하여, 상기 반도체 기판(W)에서 반사된 반사 광빔을 검출하여 상기 반도체 기판(W)에 형성된 제1정렬 마크(100) 패턴 사이의 비대칭성을 계측한다.
도 4은 도 1에 도시된 상기 제1정렬 마크(100)로부터 획득한 이미지 데이터(110)를 설명하기 위한 개략적인 평면도 및 그래프이다.
도 4에서 도시되어진 바와 같이 상기 정렬 측정 장치에 의해 측정된 상기 제1정렬 마크(100) 패턴 사이의 데이터 시그널(110)을 이용하여 제1정렬 마크(100)의 비대칭 성분을 정의한다.
도 4를 참조하면, 일 예로, 상기 시그널의 좌측의 제1높이(112)와 우측의 제2높이(114)의 비율을 이용하여 비대칭 성분을 산출한다.
도 5는 도 1에 설명된 정렬 마크(100)로부터 획득한 다른 이미지 데이터(120)를 설명하기 위한 개략적인 평면도 및 그래프이다.
도 5를 참조하면, 다른 예로, 상기 이미지 데이터 시그널(120)을 이용하면, 상기 시그널의 좌측의 제1기울기(122)와 우측의 제2기울기(124)의 비율을 이용하여 비대칭 성분을 산출한다.
상기 도 4 및 도 5에서 도시되어진 바와 같이 상기 비대칭 성분들을 이미지 데이터(100, 120)로 이용하여 산출할 수 있다. 그러나, 본 발명에서는 비대칭성의 정의 방법을 한정하지는 않는다.
여기서, 상기 설명되어진 바와 같이, 비대칭 성분을 가진 정렬 마크(100)를 보정 없이 이용하여 상기 반도체 기판(W)을 정렬하면, 상기 반도체 기판(W)을 기 설정된 영역에 위치하지 않고 미스 얼라인된다. 따라서, 상기 비대칭 성분 즉, 상기 미스 얼라인된 성분을 보정하여 상기 반도체 기판(W)을 정렬하여야 한다. 그러나, 상기 비대칭 성분은 직접적으로 보정되지 못하므로 상기 비대칭 성분을 직접 보정이 가능한 회전 성분으로 변환시키기 위하여, 상기 비대칭 성분 및 회전 성분 사이의 관계식이 필요하다.
상기 관계식을 산출하는 방법을 설명하기 전에 상기 반도체 기판(W)에 대하여 미스 얼라인이 발생하는데 영향을 끼치는 성분들에 관하여 설명하면 다음과 같다.
포토리소그래피 공정을 반복하여 패턴들을 형성함에 있어서, 하부 및 상부 패턴은 여러 가지 요소에 의해 미스 얼라인된다. 상기 하부 및 상부 패턴의 미스 얼라인을 발생시키는 요소들은 크게 세 가지로, 보정 가능한 반도체 기판(W)에 관련된 미스 얼라인 요소들 및 레티클에 관련된 미스 얼라인 요소들과, 보정 불가능한 불확실한 요소들로 나눌 수 있다.
상기 기판에 관련된 미스 얼라인 요소들은, 반도체 기판(W) 상의 정렬 마크들이 상하 좌우로 어긋나는 오프셋(offset)과, 반도체 기판(W)의 워페이지(warpage) 및 반도체 기판(W) 스테이지 이동 정밀도에 의해 반도체 기판(W) 상의 정렬 마크들이 좌우 및 상하로 확대되는 스케일링(scaling)과, 정렬 마크의 축이 정렬 마크의 기준축에 의해 틀어지는 회전(rotation)과, 반도체 기판(W) 얼라인 축 이 서로 틀어지는 직교(orthogonality) 등이 포함된다.
상기 레티클에 관련된 미스 얼라인 요소들은, 레티클이 부정확하게 세팅되어 얼라인먼트 패턴의 축이 얼라인머트 기준축에 대해 틀어지는 레티클 회전(reticle rotation)과, 레티클이 부정확하게 세팅되어 반도체 기판(W) 상의 패턴이 좌우 상하로 확대되는 레티클 축소(reticle reduction) 등이 포함된다.
마지막으로, 보정 불가능한 불확실성 요소들은, 정렬 측정 장치와, 측정 대상물과 측정 대상물의 형성 공정간에 복잡하게 연계되어 발생하며, 예컨대, 노광 장치이 스테이지(stage), 레지 수차(lens variations), 레지스트 용액을 도포하고 현상에서 유래되는 변동(variation), 반도체 기판(W)의 불균일 및 에러(error) 등이 있다. 이때, 상기 설명되어진 정렬 마크의 비대칭성에 의해 발생되는 오차도 제거할 수 없는 불확실성 요소이다.
여기서, 상기 반도체 기판(W)에 관련된 요소들 중 회전에 대하여 자세하게 설명하면 다음과 같다.
도 6은 정렬 마크들이 반도체 기판(W) 회전으로 인하여 발생된 반도체 기판(W)의 미스 얼라인을 설명하기 위한 개략적인 평면도이고, 도 7은 비대칭 성분을 갖는 정렬 마크에 의한 반도체 기판(W)의 미스 얼라인을 설명하기 위한 평면도이다.
도 6을 참조하면, 다수의 정렬 마크들이 반도체 기판(W) 상에 형성되어 있으며, 상기 다수의 정렬 마크들(200)은 상하 좌우 서로 대응되어 위치한다. 상기 대응되는 정렬들의 중심을 서로 연장하여 중심축을 형성한다. 상기 다수의 정렬 마크 (200)들이 정확하게 정렬된 경우 상기 중심축은 반도체 기판(W)의 중심축과 평행하고, 상기 중심축이 기준축(202, 208)이 된다. 그러나, 상기 다수의 정렬들이 반도체 기판(W)의 회전으로 인하여 미스 얼라인 한 경우, 정렬 마크들 중심축(204, 210) 은 상기 기준축과 x축 및 y축 방향으로 기울어져 형성된다.
일 예로, 반도체 기판(W) 상에 상/하부에 정렬 마크들이 서로 대응하여 형성되어 있다. 상기 상부의 제1상부 정렬 마크 및 하부의 제1하부 정렬 마크가 반도체 기판(W)에 의해 회전되어 미스 얼라인 되어있는 경우, 상기 제1상부 및 하부 정렬 마크의 기준축(202)에서 x축 방향으로 중심축(204)이 기울어져있다.
다른 예로, 반도체 기판(W) 상에 좌/우부에 정렬 마크들이 서로 대응하여 형성되어 있다. 상기 좌부의 제1좌부 정렬 마크 및 우부의 제1우부 정렬 마크가 반도체 기판(W)에 의해 회전되어 미스 얼라인 되어있는 경우, 상기 제1좌부 및 우부 정렬 마크는 기준축(208)에서 y축 방향으로 중심축(210)이 기울어져있다.
상기와 같은 방법으로 상기 반도체 기판(W)의 회전에 의해 형성된 x축 및 y축 정렬 마크 미스 얼라인 성분을 계측한다.
상기 미스 얼라인 성분을 가진 반도체 기판(W)에 대하여 기판을 정렬하기 위한 정렬부에서 상기 미스 얼라인 성분을 보정하여 상기 반도체 기판(W)을 기 설정된 위치에 정렬한다.
이때, 도 6 및 도 7을 참조하면, 상기 설명되어진 화학 기계적 연마 공정에 의해 형성된 정렬 마크의 비대칭 성분으로 발생된 반도체 기판(W)의 미스 얼라인이 상기 회전에 의해 발생된 미스 얼라인과 유사하다. 따라서, 상기 비대칭 성분과 회 전 성분 사이의 관계식을 산출하여 상기 비대칭 성분을 회전 성분으로 변환하여 보정할 수 있다.
도 8은 도 4, 도 5 및 도 7에 설명된 정렬 마크의 비대칭 성분들과 회전 성분들을 회귀 분석을 통해 그 상관 관계를 설명하기 위한 그래프이다.
도 8을 참조하면, 비대칭 성분 및 정렬 마크의 회전에 의한 미스 얼라인 y축 성분의 상관 관계를 이용하여 그래프로 도시한다. 자세하게, 상기 비대칭 성분을 X 성분으로 반도체 기판(W) 회전에 의한 정렬 마크 미스 얼라인 y축 성분을 Y 성분으로 관계식을 구하여 상기 그래프를 도시한다.
자세하게, 상기 X성분 및 Y성분, 두 변수간의 함수 관계를 분석하고 모형화하는 통계적 기법인 회귀 분석을 이용하여 상기 X 및 Y성분간의 관계식을 산출한다. 상기 산출된 관계식을 플로팅하면 도시된 바와 같다.
이때, 상기 X성분 및 Y성분을 이용하여 관계식을 구하기 위하여 다수의 정렬 마크 샘플들이 필요하다. 예를 들면, 웨이퍼 카세트에 수납된 25매의 반도체 기판(W)이 샘플로서 사용될 수 있으며, 각각의 반도체 기판(W)에 대하여 반복적인 계측 공정을 수행하여 상기 X 및 Y성분들을 얻는다.
한편, 상기 X 및 Y 성분 사이의 상관 계수를 산출하여 상기 X 및 Y 즉, 비대칭 성분 및 회전 성분의 상관도를 확인할 수 있다.
우선, 상기 두 개의 변량, X 및 Y 사이의 상관 관계의 정도를 나타내는 계수를 구하여 상기 X 및 Y의 상관 계수를 계측한다.
상기 상관 계수는 다음과 같은 식을 이용하여 구할 수 있다.
여기서, 는 X성분들의 평균값이고, 는 Y성분들의 평균값을 의미하며, δx 는 X성분들의 표준 편차값이고, δy 는 Y성분들의 표준 편차값이다.
상기 R은 -1과 1사이의 값들 중에 하나이며, 상기 R이 0일 때, 상기 변량 X 및 Y 성분은 무상관 관계이며, 본 실시예에서 도 8에 도시된 그래프에서 상기 X성분 및 Y 성분 사이의 상관 계수는 R은 0.88로 높은 상관도를 가지고 있다.
따라서, 상기 비대칭 성분을 상기 관계식에 대입하여 회전 성분으로 변환시킨 후, 반도체 기판(W)을 미스 얼라인된 회전 성분만큼 보정하여 상기 비대칭 성분으로 발생된 미스 얼라인을 보정할 수 있으며, 상기 높은 상관 계수로 상기 보정은 신뢰성을 갖는다.
이때, 상기 상관 계수에 따라 상기 X 및 Y 성분에 가중치를 적용하여 상기 회전 성분을 보정할 수 있다.
계산된 상관 계수를 이용하여 상기 정렬 마크들이 비대칭 성분 및 반도체 기판(W) 회전 성분 사이의 상관도를 구하여 상기 상관도에 따라 상기 관계식에 가중치를 가한다. 즉, 두 성분 사이의 상관 계수를 상기 관계식에 곱하여 상기 가중치를 적용할 수 있다.
상기와 같은 방법으로 반도체 기판(W) 상에 형성된 정렬 마크의 비대칭 성분과 반도체 기판(W)의 회전에 의한 미스 얼라인 성분 사이의 관계식을 산출하고, 상기 관계식을 측정 대상 기판 상에 형성된 피 측정 정렬 마크의 비대칭 성분을 보정하는데 적용한다.
다시 도 2를 참조하면, 상기 관계식 산출 후, 피 측정 반도체 기판(W) 상에 정렬 마크의 비대칭 성분을 계측하고(S40), 상기 피 측정 정렬 마크의 비대칭 성분을 상기 관계식을 통해 회전 성분으로 변환하여(S50) 상기 피 측정 반도체 기판(W)의 정렬 상태를 보정한다(S60).
구체적으로, 측정 대상 기판 상에 형성된 피 측정 정렬 마크의 비대칭 성분을 측정한다. 상기 피 측정 정렬 마크의 비대칭 성분은 상기 도 4 및 도 5에서 설명되어진 바와 같이 광학적 이미지 데이터를 이용하여 구할 수 있다.
상기 산출된 피 측정 정렬 마크의 비대칭 성분을 상기 관계식에 대입하여 회전 성분으로 변환시킨다. 상기 산출된 회전 성분으로 상기 측정 대상 기판의 정렬 상태를 보정할 수 있다.
따라서, 상기와 같은 방법으로 정렬 마크들의 비대칭 성분을 보정하면, 종래에 상기 정렬 마크들이 화학 기계적 연마 공정 시, 손상되지 않도록 폴리실리콘 층을 증착시키는 단계를 생략하여 반도체 소자를 생산하는데 사용되는 비용 및 시간을 감축할 수 있다.
상기와 같은 방법을 통하여 정렬 마크의 비대칭 성분을 보정하여 정렬된 반도체 기판(W)에 대하여 포토리소그래피 공정을 통해 제2셀 패턴 및 제2정렬 마크를 형성한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 정렬 마크가 화학 기계적 연마 공정을 수행하는 동안 손상되어 형성된 비대칭 성분을 상기 정렬 마크 들의 미스 얼라인 성분 중에 하나인 반도체 기판의 회전 성분과 회귀 분석을 통하여 관계식을 계측한다. 상기 계측된 관계식에 의해 측정 대상 기판 상에 형성된 피 측정 정렬 마크의 비대칭 성분을 회전 성분으로 변환시키고, 상기 회전 성분을 보정하여 측정 대상 기판을 정렬한다.
따라서, 상기와 같은 방법을 정렬 마크들의 비대칭 성분을 보정하면, 종래에 상기 정렬 마크들을 화학 기계적 연마 공정을 수행동안 손상되는 현상을 방지하기 위하여 폴리실리콘 층을 증착시키는 단계를 더 수행함으로써 사용되던 시간 및 비용을 줄일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 기판의 정렬을 위한 정렬 마크로부터 획득한 이미지 데이터의 좌우 비대칭 정도를 나타내는 비대칭 성분과 상기 정렬 마크의 중심축이 기 설정된 기준축에 대하여 틀어진 정도를 나타내는 회전 성분 사이의 관계식을 산출하는 단계;
    측정 대상 기판 상에 형성된 피 측정 정렬 마크의 비대칭 성분을 측정하는 단계;
    상기 관계식을 이용하여 상기 비대칭 성분으로부터 상기 피 측정 정렬 마크의 회전 성분을 산출하는 단계; 및
    상기 산출된 회전 성분으로 상기 측정 대상 기판의 정렬 상태를 보정하는 단계를 포함하는 기판 정렬 방법.
  2. 제1항에 있어서, 상기 정렬 마크의 비대칭 성분과 회전 성분 사이의 관계식을 산출하는 단계는,
    상기 정렬 마크의 이미지 데이터를 나타내는 그래프에서 좌측 및 우측의 비율을 나타내는 비대칭 성분을 계측하는 단계;
    상기 정렬 마크의 이미지로부터 중심축이 기 설정된 기준축에 의해 틀어진 정도를 나타내는 회전 성분을 계측하는 단계; 및
    상기 계측된 비대칭 성분 및 상기 회전 성분 사이의 관계식을 산출하는 단계를 포함하는 기판 정렬 방법.
  3. 제2항에 있어서, 상기 정렬 마크의 비대칭 성분 및 상기 회전 성분 사이의 관계식을 회귀 분석을 통해 산출하는 것을 특징으로 하는 기판 정렬 방법.
  4. 제2항에 있어서, 상기 정렬 마크에 대한 비대칭 성분은 이미지 데이터의 좌측 및 우측의 높이 비율인 것을 특징으로 하는 기판 정렬 방법.
  5. 제2항에 있어서, 상기 정렬 마크에 대한 비대칭 성분은 이미지 데이터의 좌측 및 우측의 기울기 비율인 것을 특징으로 하는 기판 정렬 방법.
  6. 제1항에 있어서, 상기 정렬 마크의 비대칭성 성분들과 회전 성분들을 사이의 상관계수를 산출하는 단계; 및
    상기 산출된 상관계수에 따라 상기 산출된 피 측정 정렬 마크의 회전 성분을 보정하는 단계를 더 포함하는 것을 특징으로 하는 기판 정렬 방법.
KR1020040108620A 2004-12-20 2004-12-20 기판 정렬 방법 KR100614796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108620A KR100614796B1 (ko) 2004-12-20 2004-12-20 기판 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108620A KR100614796B1 (ko) 2004-12-20 2004-12-20 기판 정렬 방법

Publications (2)

Publication Number Publication Date
KR20060070005A KR20060070005A (ko) 2006-06-23
KR100614796B1 true KR100614796B1 (ko) 2006-08-22

Family

ID=37163831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108620A KR100614796B1 (ko) 2004-12-20 2004-12-20 기판 정렬 방법

Country Status (1)

Country Link
KR (1) KR100614796B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996918A (zh) * 2009-08-21 2011-03-30 Ap系统股份有限公司 对准衬底的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817092B1 (ko) * 2007-03-14 2008-03-26 삼성전자주식회사 중첩계측오차를 보정하기 위한 계측시스템 및 이를 이용한계측방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996918A (zh) * 2009-08-21 2011-03-30 Ap系统股份有限公司 对准衬底的方法
KR101116321B1 (ko) 2009-08-21 2012-03-09 에이피시스템 주식회사 기판 정렬 방법
CN101996918B (zh) * 2009-08-21 2013-03-27 Ap系统股份有限公司 对准衬底的方法

Also Published As

Publication number Publication date
KR20060070005A (ko) 2006-06-23

Similar Documents

Publication Publication Date Title
US5702567A (en) Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
CN100468623C (zh) 对准方法、套刻检查方法和光掩模
KR100369020B1 (ko) 조정 마크의 제조 방법
US7666559B2 (en) Structure and method for determining an overlay accuracy
US7192845B2 (en) Method of reducing alignment measurement errors between device layers
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
KR100614796B1 (ko) 기판 정렬 방법
JP3016776B1 (ja) アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法
US7415318B2 (en) Method and apparatus for manufacturing semiconductor device
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
JPH06324475A (ja) レチクル
KR20050120072A (ko) 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법
KR100587035B1 (ko) 반도체 웨이퍼의 정렬마크 형성방법
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法
JPH0555111A (ja) 半導体装置の製造方法
KR100241530B1 (ko) 노광장비의 초점값 보정용 다중 초점면 웨이퍼를 이용한 초점값 보정 방법
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
KR20070093186A (ko) 오버레이 계측방법
KR100668730B1 (ko) 반도체 소자의 오버레이 키
KR100734079B1 (ko) 리소그라피 공정에서의 오버레이 측정 방법
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
JPH09304916A (ja) アライメントマーク及び／又は合わせずれ測定マークの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee