KR100587035B1 - 반도체 웨이퍼의 정렬마크 형성방법 - Google Patents

반도체 웨이퍼의 정렬마크 형성방법 Download PDF

Info

Publication number
KR100587035B1
KR100587035B1 KR1019990046335A KR19990046335A KR100587035B1 KR 100587035 B1 KR100587035 B1 KR 100587035B1 KR 1019990046335 A KR1019990046335 A KR 1019990046335A KR 19990046335 A KR19990046335 A KR 19990046335A KR 100587035 B1 KR100587035 B1 KR 100587035B1
Authority
KR
South Korea
Prior art keywords
alignment mark
laminated film
forming
alignment
semiconductor wafer
Prior art date
Application number
KR1019990046335A
Other languages
English (en)
Other versions
KR20010038378A (ko
Inventor
홍종균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990046335A priority Critical patent/KR100587035B1/ko
Publication of KR20010038378A publication Critical patent/KR20010038378A/ko
Application granted granted Critical
Publication of KR100587035B1 publication Critical patent/KR100587035B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 웨이퍼의 정렬마크 형성방법에 관한 것으로, 종래에는 정렬마크가 반도체기판의 패턴 밀집도가 낮은 영역에 형성됨에 따라 메인 셀이 형성되는 영역을 타겟으로 하는 과도연마로 인해 정렬마크의 프로파일이 열화되어 측정 재현성 및 정확성이 감소하는 문제점이 있었다. 따라서, 본 발명은 반도체기판의 상부에 제1적층막을 형성하는 공정과; 상기 제1적층막의 일부를 일정한 거리 이격되도록 식각한 다음 정렬마크 물질을 채워서 다수의 정렬마크를 형성하는 공정과; 상기 정렬마크가 형성된 제1적층막의 상부전면에 제2적층막을 형성한 다음 상기 정렬마크가 노출되도록 식각하는 공정과; 상기 정렬마크가 노출된 구조물의 상부전면에 제3적층막을 형성하는 공정으로 이루어지는 반도체 웨이퍼의 정렬마크 형성방법을 제공함으로써, 종래에 비해 표면으로부터 정렬마크까지의 단차가 현저하게 증가하여 정렬마크에 대한 대조가 증가하며, 후속 제3적층막의 평탄화공정이 진행되더라도 충분한 과도연마 여유도를 확보하여 정렬마크의 열화를 방지할 수 있게 됨에 따라 정렬정확도를 향상시킬 수 있는 효과가 있다.

Description

반도체 웨이퍼의 정렬마크 형성방법{METHOD FOR FORMING ALIGN MARK OF SEMICONDUCTOR WAFER}
도1은 캐논사의 웨이퍼 정렬마크를 보인 예시도.
도2는 도1의 TV IMAGE PROCESSING에 따른 신호파형도.
도3a 및 도3b는 종래의 문제점을 보인 예시도.
도4는 본 발명의 일 실시예를 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:제1적층막
13:정렬마크 14:제2적층막
15:제3적층막
본 발명은 반도체 웨이퍼의 정렬마크 형성방법에 관한 것으로, 특히 소자제조에 따라 다수의 층이 적층되는 구조물에 대한 평탄화기술의 과도연마(over-polishing)에 따른 정렬오류를 감소시켜 정밀도를 향상시키기에 적당하도록 한 반도체 웨이퍼의 정렬마크 형성방법에 관한 것이다.
일반적으로, 반도체소자의 제조를 위해서는 다수의 패턴 형성이 요구되고, 패턴이 형성되는 공정 사이에 패턴의 정렬을 위한 마크가 사용된다.
이와같은 정렬마크와 측정방법은 노광장치의 제조회사에 따라 상이하다.
첨부된 도1은 캐논사의 웨이퍼 정렬마크(20P-4F) 모양 및 크기를 도시한 것으로, 6개의 바(bar) 마크 중에 안쪽에 형성된 4개의 측정결과를 사용한다.
즉, 상기 도1의 정렬마크로 부터 TV IMAGE PROCESSING을 이용하면 마크의 밝은 부분 정도에 따라 신호의 세기가 결정되고, 그 신호의 피크(peak)가 도2의 신호파형도와 같이 나타나므로, 4개 피크를 평균하여 전체 정렬마크의 중심을 검출할 수 있게 된다.
따라서, 이전에 진행된 공정에서 정렬마크를 형성한 다음 이후 공정에서 정렬마크를 검출하여 좌표의 기준점으로 사용하게 되면 이전 공정에 정렬되어 다음 공정을 진행 할 수 있게 된다.
그러나, 상기한 바와같은 종래 반도체 웨이퍼의 정렬마크 형성방법은 도3a 및 도3b에 도시한 바와같이 정렬마크(2)가 반도체기판(1)의 패턴 밀집도가 낮은 영역에 형성됨에 따라 메인 셀이 형성되는 영역을 타겟으로 하는 과도연마로 인해 정렬마크의 프로파일(profile)이 열화되어 측정 재현성 및 정확성이 감소하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 다수의 층이 적층되는 구조물에 대한 평탄화기술의 과도연마에 따른 정렬오류를 감소시켜 정밀도를 향상시킬 수 있는 반도체 웨이퍼의 정렬마크 형성방법을 제공하는데 있다.
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체 웨이퍼의 정렬마크 형성방법은 반도체기판의 상부에 제1적층막을 형성하는 공정과; 상기 제1적층막을 이격되게 잔류하도록 반도체기판이 노출되게 포토리쏘그래피 방법으로 식각하는 공정과; 상기 반도체기판의 노출된 부분을 포함한 상기 제 1 적층막 상에 정렬마크 물질을 증착하고 연마하여 상기 반도체기판 상의 상기 제 1 적층막 사이를 채우는 정렬마크를 형성하는 공정과; 상기 정렬마크가 형성된 상기 제1적층막의 상부 전면에 제2적층막을 형성하고 상기 정렬마크가 노출되도록 포토리쏘그래피 방법으로 식각하는 공정과; 상기 정렬마크가 노출된 구조물의 상부 전면에 제3적층막을 형성하는 공정을 구비하여 이루어진다.
상기한 바와같은 본 발명에 의한 반도체 웨이퍼의 정렬마크 형성방법을 도4의 단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 반도체기판(11)의 상부에 제1적층막(12)을 형성한다. 이때, 제1적층막(12)은 메인셀 영역에 반도체소자를 제조하기 위해 요구되는 막으로 통상적으로 산화막이나 질화막등의 절연막이나 폴리실리콘과 같은 도전성막으로 형성된다.
그리고, 상기 제1적층막(12)을 일정한 거리 이격되어 잔류하도록 포토리쏘그래피 방법으로 반도체기판(11)이 노출되도록 식각한다. 그리고, 반도체기판(11)의 노출된 부분을 포함한 제 1 적층막(12) 상에 정렬마크로 사용될 물질을 증착하고 이 제 1 적층막(12)이 노출되도록 연마한다. 이 때, 반도체기판(11) 상의 잔류하는 제 1 적층막(12) 사이를 채우는 물질은 정렬마크(13)가 된다.
그리고, 상기 정렬마크(13)가 형성된 제1적층막(12)의 상부에 제2적층막(14)을 형성한다. 이 때, 제 2 적층막(14)도 상기 제1적층막(12)과 마찬가지로 메인셀 영역에 반도체소자를 제조하기 위해 요구되는 막으로 산화막이나 질화막등의 절연막이나 폴리실리콘과 같은 도전성막으로 형성된다. 그리고, 제 2 적층막(14)을 포토리쏘그래피 방법으로 상기 정렬마크(13)가 노출되도록 식각한다.
그리고, 상기 정렬마크(13)가 노출된 구조물의 상부전면에 제3적층막(15)을 형성하며, 도면에 도시하지는 않았지만 이후에 메인셀 영역에 반도체소자 제조에 요구되는 제3적층막(15)의 평탄화가 진행된다.
따라서, 반도체소자의 제조를 위해 임의로 제1공정에서 제3공정이 진행된다고 가정하면, 먼저 제1공정에서 정렬마크(13)를 형성하고, 제2공정은 상기 정렬마크(13)를 통해 정렬되며, 제2공정에서 정렬마크(13)를 노출시키게 되면, 제3공정에서도 제1공정에서 형성된 정렬마크(13)를 통해 정렬되며, 제3공정에서 평탄화가 진행된다.
상기한 바와같은 본 발명에 의한 반도체 웨이퍼의 정렬마크 형성방법은 종래에 비해 표면으로부터 정렬마크까지의 단차가 현저하게 증가하여 정렬마크에 대한 대조(contrast)가 증가하며, 후속 제3적층막의 평탄화공정이 진행되더라도 충분한 과도연마 여유도를 확보하여 정렬마크의 열화를 방지할 수 있게 됨에 따라 정렬정확도를 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 반도체기판의 상부에 제1적층막을 형성하는 공정과;
    상기 제1적층막을 이격되게 잔류하도록 반도체기판이 노출되게 포토리쏘그래피 방법으로 식각하는 공정과;
    상기 반도체기판의 노출된 부분을 포함한 상기 제 1 적층막 상에 정렬마크 물질을 증착하고 연마하여 상기 반도체기판 상의 상기 제 1 적층막 사이를 채우는 정렬마크를 형성하는 공정과;
    상기 정렬마크가 형성된 상기 제1적층막의 상부 전면에 제2적층막을 형성하고 상기 정렬마크가 노출되도록 포토리쏘그래피 방법으로 식각하는 공정과;
    상기 정렬마크가 노출된 구조물의 상부 전면에 제3적층막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 정렬마크 형성방법.
KR1019990046335A 1999-10-25 1999-10-25 반도체 웨이퍼의 정렬마크 형성방법 KR100587035B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046335A KR100587035B1 (ko) 1999-10-25 1999-10-25 반도체 웨이퍼의 정렬마크 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046335A KR100587035B1 (ko) 1999-10-25 1999-10-25 반도체 웨이퍼의 정렬마크 형성방법

Publications (2)

Publication Number Publication Date
KR20010038378A KR20010038378A (ko) 2001-05-15
KR100587035B1 true KR100587035B1 (ko) 2006-06-07

Family

ID=19616737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046335A KR100587035B1 (ko) 1999-10-25 1999-10-25 반도체 웨이퍼의 정렬마크 형성방법

Country Status (1)

Country Link
KR (1) KR100587035B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474876B1 (ko) * 2006-10-10 2014-12-19 에이에스엠엘 네델란즈 비.브이. 하드 마스크 재료의 사용, 정렬 마크 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2463892B1 (de) * 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152723A (ja) * 1987-12-10 1989-06-15 Seiko Epson Corp 半導体装置の製造方法
JPH0997827A (ja) * 1995-09-28 1997-04-08 Sharp Corp 半導体装置
KR970051844A (ko) * 1995-12-14 1997-07-29 김광호 반도체 장치의 얼라인 키 패턴 형성방법
KR19990006078A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 오버레이 측정마크 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152723A (ja) * 1987-12-10 1989-06-15 Seiko Epson Corp 半導体装置の製造方法
JPH0997827A (ja) * 1995-09-28 1997-04-08 Sharp Corp 半導体装置
KR970051844A (ko) * 1995-12-14 1997-07-29 김광호 반도체 장치의 얼라인 키 패턴 형성방법
KR19990006078A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 오버레이 측정마크 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474876B1 (ko) * 2006-10-10 2014-12-19 에이에스엠엘 네델란즈 비.브이. 하드 마스크 재료의 사용, 정렬 마크 및 방법

Also Published As

Publication number Publication date
KR20010038378A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US5702567A (en) Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US6020263A (en) Method of recovering alignment marks after chemical mechanical polishing of tungsten
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
KR100369020B1 (ko) 조정 마크의 제조 방법
US8049345B2 (en) Overlay mark
US6271602B1 (en) Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
KR100587035B1 (ko) 반도체 웨이퍼의 정렬마크 형성방법
US6759345B2 (en) Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing
CN114823448A (zh) 半导体工艺中对准标记的形成方法
US6181018B1 (en) Semiconductor device
JPH06180210A (ja) スペーサの寸法を測定するための方法
US6444581B1 (en) AB etch endpoint by ABFILL compensation
US6495928B1 (en) Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof
KR100426905B1 (ko) 반도체 장치 및 그 제조 방법
US20030186621A1 (en) Method for determining chemical mechanical polishing time
KR100614796B1 (ko) 기판 정렬 방법
KR100668730B1 (ko) 반도체 소자의 오버레이 키
KR100342875B1 (ko) 오버레이 버니어 제조 방법
KR20000043987A (ko) 레이어 정렬 마크
KR20040057634A (ko) 정렬 버니어 형성 방법
KR100734079B1 (ko) 리소그라피 공정에서의 오버레이 측정 방법
KR20050096633A (ko) 반도체소자의 정렬마크 형성방법
KR100868634B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20060069999A (ko) 오버레이 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee