JPH01152723A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01152723A JPH01152723A JP62312611A JP31261187A JPH01152723A JP H01152723 A JPH01152723 A JP H01152723A JP 62312611 A JP62312611 A JP 62312611A JP 31261187 A JP31261187 A JP 31261187A JP H01152723 A JPH01152723 A JP H01152723A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- alignment pattern
- film
- contact hole
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 3
- 235000014121 butter Nutrition 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 229910004738 SiO1 Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にウェハー
とマスクの重ね合わせに用いる目合わせパターンの形成
方法と、配線層のコンタクトホール部でのつきまわりを
よ（するためのコンタクトホールの金属膜による穴埋め
に係わる。
とマスクの重ね合わせに用いる目合わせパターンの形成
方法と、配線層のコンタクトホール部でのつきまわりを
よ（するためのコンタクトホールの金属膜による穴埋め
に係わる。
一般に目合わせパターンを形成する場合、半導体基板又
は、基板上に形成された絶縁股上にマツチングやリフト
オフ等によって、第２図（ａ）〜（（ｃ）のように選択
的に段差を作ることにより、目合わせパターンを形成す
る方法が用いられている。
は、基板上に形成された絶縁股上にマツチングやリフト
オフ等によって、第２図（ａ）〜（（ｃ）のように選択
的に段差を作ることにより、目合わせパターンを形成す
る方法が用いられている。
また、絶縁膜内に金属膜を埋め込むことによって、目合
わせパターンを形成する方法としては特公昭６２−１８
０２９において提案されている。
わせパターンを形成する方法としては特公昭６２−１８
０２９において提案されている。
一方、コンタクトホールにおける配線層のりきまわりの
数倍方法としては、特公昭６１ １９６５４１のように
、ホールの間口部を湿式エツチング等により、等方性エ
ツチングを行い、テーパーをつけたり、特公昭６１−９
０４６０のように、ホールの開口部を階段状の構造にす
る等、ホール形状の改善により、配線層のつきまわりを
よくしている。
数倍方法としては、特公昭６１ １９６５４１のように
、ホールの間口部を湿式エツチング等により、等方性エ
ツチングを行い、テーパーをつけたり、特公昭６１−９
０４６０のように、ホールの開口部を階段状の構造にす
る等、ホール形状の改善により、配線層のつきまわりを
よくしている。
近年、半導体装置において、素子の高集積化、高性能化
が進み、重ね合わせを高精度に制御することが要求され
てきている。
が進み、重ね合わせを高精度に制御することが要求され
てきている。
しかし、選択的な段差の形成による目合わせパターンで
は、段差を仔しているため、目合わせパター７近傍のレ
ジスト膜厚が変化してしまう。このため目合わせパター
ン及び、目合わせパターン近傍から反射してくる目合わ
せ用の信号強度が、レジスト内での光の干渉により変動
してしまう。
は、段差を仔しているため、目合わせパター７近傍のレ
ジスト膜厚が変化してしまう。このため目合わせパター
ン及び、目合わせパターン近傍から反射してくる目合わ
せ用の信号強度が、レジスト内での光の干渉により変動
してしまう。
詳細な実験を行ったところ、反射信号強度は、Δｔμｍ
の周期で変化することが判明した。ここで、Δｔは下記
の式より求まる。
の周期で変化することが判明した。ここで、Δｔは下記
の式より求まる。
λ
△ｔ′ｈ而
λ：目合わせに使用する光の波長
ｎニレジストの屈折率
このように、段差型の目合わせ／＜ターンで；よ、この
段差により生じたレジスト膜厚変化により、レジスト内
で光の干渉が起こり、このため目合わせパターンからの
反射信号を十分に認識できなくなることによって、高精
度な重ね合わせ力≦困難しこなるという欠点があった。
段差により生じたレジスト膜厚変化により、レジスト内
で光の干渉が起こり、このため目合わせパターンからの
反射信号を十分に認識できなくなることによって、高精
度な重ね合わせ力≦困難しこなるという欠点があった。
マタ、特公昭６２−１８０２９のような絶縁膜内に金属
膜を埋め込む方法では、例え（ｚ１第２図ａ）に示すよ
うに、絶縁膜２２を工・ノチングした後、レジスト膜（
図示しない）を除去し、新ためて、目合わせバター／を
形成するために、レジスト膜２３を形成し、目合わせノ
（ターン部分のみを露光現像により抜き／ｆパターン加
工し、絶縁膜２２を深さｄだけ異方性エツチングし、次
番こｂ）のように、金屑膜２４を厚さｄだけスノ（・ツ
タ等の方法により、被着させ、次に（ｃ）のように、レ
ジス）膜２３を溶解除去することにより、レジスト上の
金属膜２４も取り除き、目合わせノ（ターンを形成した
場合、この金属膜は、目合わせ／＜ターンのるにしか使
用されず、大部分が？す離され、！ｊＩＩ離液を必要以
上に汚染させていた。また、目合わせ）（ターンを形成
するために、フォトエツチング工程か、１つ多くなり、
スループ・ソトを低下させて（また。
膜を埋め込む方法では、例え（ｚ１第２図ａ）に示すよ
うに、絶縁膜２２を工・ノチングした後、レジスト膜（
図示しない）を除去し、新ためて、目合わせバター／を
形成するために、レジスト膜２３を形成し、目合わせノ
（ターン部分のみを露光現像により抜き／ｆパターン加
工し、絶縁膜２２を深さｄだけ異方性エツチングし、次
番こｂ）のように、金屑膜２４を厚さｄだけスノ（・ツ
タ等の方法により、被着させ、次に（ｃ）のように、レ
ジス）膜２３を溶解除去することにより、レジスト上の
金属膜２４も取り除き、目合わせノ（ターンを形成した
場合、この金属膜は、目合わせ／＜ターンのるにしか使
用されず、大部分が？す離され、！ｊＩＩ離液を必要以
上に汚染させていた。また、目合わせ）（ターンを形成
するために、フォトエツチング工程か、１つ多くなり、
スループ・ソトを低下させて（また。
一方、コンタクトホール部での配線層のつきまわりは、
従来のようなホール開口部のチー／（−化や、階段状構
造では、半導体装置の微細化が十分にできないという欠
点があった。
従来のようなホール開口部のチー／（−化や、階段状構
造では、半導体装置の微細化が十分にできないという欠
点があった。
そこで、本発明はこれらの問題点を解決するもので、そ
の目的とする所は、高精度な重ね合ねせを行なえる目合
わせパターンを提供し、かつ、配ｄＢのコンタクト部で
のつきまわりをよくすることにある。
の目的とする所は、高精度な重ね合ねせを行なえる目合
わせパターンを提供し、かつ、配ｄＢのコンタクト部で
のつきまわりをよくすることにある。
本発明の、半導体装置の製造方法は、半導体基板上に設
けられた目合わせノ゛Ｃターンによってウェハーとマス
クとの重ね合わせを行う半導体Ｋ Ｆｊの製造方法にお
いて ａ）半導体基板表面に絶縁膜を設け、レジストで覆い、
少なくとも半導体基板と配線層との接続をとるためのコ
ンタクトホール部、並びに目合わせバター７部のレジス
トを開孔した後、異方性工・ソチングをし、 ｂ）前３８にシストを残したまま、エツチングの１朶さ
に等しい膜厚の金属膜を被着し、 （ｃ）前記レジスト、並びに、前記レジスト上の金属膜
を除去する ことにより、目合わせパターンの形成と、コンタクトホ
ール部の穴埋めを同時に行うことを特徴とする。
けられた目合わせノ゛Ｃターンによってウェハーとマス
クとの重ね合わせを行う半導体Ｋ Ｆｊの製造方法にお
いて ａ）半導体基板表面に絶縁膜を設け、レジストで覆い、
少なくとも半導体基板と配線層との接続をとるためのコ
ンタクトホール部、並びに目合わせバター７部のレジス
トを開孔した後、異方性工・ソチングをし、 ｂ）前３８にシストを残したまま、エツチングの１朶さ
に等しい膜厚の金属膜を被着し、 （ｃ）前記レジスト、並びに、前記レジスト上の金属膜
を除去する ことにより、目合わせパターンの形成と、コンタクトホ
ール部の穴埋めを同時に行うことを特徴とする。
〔実施例〕
次に、本発明について、図面を参照して説明する。
第１図（ａ）〜（（ｃ）は本発明の一実施例の工程断面
図であり、目合わせパターン部とコンタクトホール部に
ついて示しである。
図であり、目合わせパターン部とコンタクトホール部に
ついて示しである。
第１図（ａ）に示すように、まず基板１１上に絶縁膜１
２（例えばＳ ｉ Ｏ１膜）を形成する。その後、レジ
スト膜１３をスピン塗布し、コンタクトホール部、並び
に目合わせパターン部に抜きパターンを形成する。次に
、前記レジストパターンをマスクとしてプラズマエツチ
ング装置（図示しない）を用いて、絶縁１１１２を深さ
Ｄだけ異方性エツチングする。１茅さＤは、絶縁膜の膜
厚以上の大きさでもよい。
２（例えばＳ ｉ Ｏ１膜）を形成する。その後、レジ
スト膜１３をスピン塗布し、コンタクトホール部、並び
に目合わせパターン部に抜きパターンを形成する。次に
、前記レジストパターンをマスクとしてプラズマエツチ
ング装置（図示しない）を用いて、絶縁１１１２を深さ
Ｄだけ異方性エツチングする。１茅さＤは、絶縁膜の膜
厚以上の大きさでもよい。
その後、同図（ｂ）に示すように、厚さＤの金属膜１４
を蒸着又はスパッタ等の方法により被行する。
を蒸着又はスパッタ等の方法により被行する。
次に、同図（（ｃ）に示すように、リストオフ法により
レジスト膜１３を溶解除去することにより、レジスト上
の金属膜１４も泡り除く。
レジスト膜１３を溶解除去することにより、レジスト上
の金属膜１４も泡り除く。
これにより、コンタクトホール部に絶縁膜の表面とほぼ
同じ高さで平坦な金属膜が形成される。
同じ高さで平坦な金属膜が形成される。
以上説明したように、本発明は、目合わせパターン部の
絶縁膜内に金属膜を埋め込むことにより目合わせパター
ンの周辺表面に凹凸が生じないため、レジストをスピン
塗布しても、目合わせパターン近傍でのレジスト膜厚変
化は生じない。このため干渉効果による反射信号強度の
変動がなくなり、高精度な重ね合わせができるという利
点がある。
絶縁膜内に金属膜を埋め込むことにより目合わせパター
ンの周辺表面に凹凸が生じないため、レジストをスピン
塗布しても、目合わせパターン近傍でのレジスト膜厚変
化は生じない。このため干渉効果による反射信号強度の
変動がなくなり、高精度な重ね合わせができるという利
点がある。
また、コンタクトホールのエツチング時に目合わせパタ
ーン部のエツチングも同時に行うために、レジストを除
去しないで、目合わせパターンに金属膜を埋め込むこと
により、フォトエツチング工程を削減でき、かつ、目合
わせパターンを埋め込むために被着した金属膜が、コン
タクトボールも埋め、第３図に示すように、配線層３４
を形成した時、コンタクトホール部での配線層３４０つ
きまわりがよく、断線を生じるおそれがなくなり、しか
も平坦化できる、これは従来例を示す第４図に比べて配
線のつきまわりが非常に良くな、ったと言える。これは
、コンタクトホールの間口部に、特にテーパーをつけた
り、階段状構造にする必要がな（、微細化を容易にする
ものである。
ーン部のエツチングも同時に行うために、レジストを除
去しないで、目合わせパターンに金属膜を埋め込むこと
により、フォトエツチング工程を削減でき、かつ、目合
わせパターンを埋め込むために被着した金属膜が、コン
タクトボールも埋め、第３図に示すように、配線層３４
を形成した時、コンタクトホール部での配線層３４０つ
きまわりがよく、断線を生じるおそれがなくなり、しか
も平坦化できる、これは従来例を示す第４図に比べて配
線のつきまわりが非常に良くな、ったと言える。これは
、コンタクトホールの間口部に、特にテーパーをつけた
り、階段状構造にする必要がな（、微細化を容易にする
ものである。
さらに、上述のとおり、本発明では、金属膜が目合わせ
パターン部の他に、コンタクトホール部にも有効的に利
用でき、レジスト？り随時の？す離液の金属により汚染
を減少させることができるものである。
パターン部の他に、コンタクトホール部にも有効的に利
用でき、レジスト？り随時の？す離液の金属により汚染
を減少させることができるものである。
第１図（ａ）〜（ｃ）は本発明の一実施例を、工程順に
示す断面図である。第２図（ａ）〜（ｃ）は従来の製法
の一例を工程順に示す断面図である。 また、第３図、第４図は、それぞれ、本発明及び従来の
製法による、コンタクトホール部の配線層のつきまわり
を示す断面図である。 １１．２１．３１．４１・・・半導体基板１２．２２．
３２，４２・・・絶縁膜 １３．２３・・・レジスト膜 １４．２４．３３・・・金属膜 ３４．４３・＆＊５ 以 上 １１図 ｔ２図 ヱ４図
示す断面図である。第２図（ａ）〜（ｃ）は従来の製法
の一例を工程順に示す断面図である。 また、第３図、第４図は、それぞれ、本発明及び従来の
製法による、コンタクトホール部の配線層のつきまわり
を示す断面図である。 １１．２１．３１．４１・・・半導体基板１２．２２．
３２，４２・・・絶縁膜 １３．２３・・・レジスト膜 １４．２４．３３・・・金属膜 ３４．４３・＆＊５ 以 上 １１図 ｔ２図 ヱ４図
Claims (1)
- 【特許請求の範囲】 半導体基板上に設けられた目合わせパターンによって
ウェハーとマスクとの重ね合わせを行う半導体装置の製
造方法において、 （ａ）半導体基板表面に絶縁膜を設け、レジストで覆い
、少なくとも半導体基板と配線層との接続をとるための
コンタクトホール部、並びに目合わせパターン部のレジ
ストを開孔した後、異方性エッチングをし （ｂ）前記レジストを残したまま、エッチングの深さに
等しい膜厚の金属膜を被着し、 （ｃ）前記レジスト、並びに、前記レジスト上の金属膜
を除去する ことにより、目合わせパターンの形成と、コンタクトホ
ール部の穴埋めを同時に行うことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312611A JPH01152723A (ja) | 1987-12-10 | 1987-12-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312611A JPH01152723A (ja) | 1987-12-10 | 1987-12-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01152723A true JPH01152723A (ja) | 1989-06-15 |
Family
ID=18031288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62312611A Pending JPH01152723A (ja) | 1987-12-10 | 1987-12-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01152723A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100330909B1 (ko) * | 1999-08-24 | 2002-04-03 | 안종운 | 상토 제조기 |
| KR100587035B1 (ko) * | 1999-10-25 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 웨이퍼의 정렬마크 형성방법 |
-
1987
- 1987-12-10 JP JP62312611A patent/JPH01152723A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100330909B1 (ko) * | 1999-08-24 | 2002-04-03 | 안종운 | 상토 제조기 |
| KR100587035B1 (ko) * | 1999-10-25 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 웨이퍼의 정렬마크 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985374A (en) | Making a semiconductor device with ammonia treatment of photoresist | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| JPH01152723A (ja) | 半導体装置の製造方法 | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| JPH01152722A (ja) | 半導体装置 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| KR100381802B1 (ko) | 반도체 장치 | |
| JPH07254605A (ja) | 配線形成方法 | |
| JP3017179B1 (ja) | 半導体集積回路装置及びその製造方法並びにマスク | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| KR100579852B1 (ko) | 정렬 마크 이동 현상을 방지할 수 있는 금속 패턴 형성 방법 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS6218029A (ja) | 半導体装置 | |
| JPH1027845A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS6313350A (ja) | 集積回路の多層配線構造 | |
| JPH0480960A (ja) | 半導体装置 |