JP2740008B2 - 半導体素子用開口部の形成方法 - Google Patents
半導体素子用開口部の形成方法Info
- Publication number
- JP2740008B2 JP2740008B2 JP1169052A JP16905289A JP2740008B2 JP 2740008 B2 JP2740008 B2 JP 2740008B2 JP 1169052 A JP1169052 A JP 1169052A JP 16905289 A JP16905289 A JP 16905289A JP 2740008 B2 JP2740008 B2 JP 2740008B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- photoresist layer
- alignment mark
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明には、リソグラフィ（Lithography）技術に関
し、特に、レジスト・パターニング（Resist Patternin
g）とドライ・エッチング（Dry Etching）の組合せ工程
により、絶縁膜や金属などに形成するコンタクトホール
（Contact Hole）即ち開口部を任意に形成するのに好適
する。
し、特に、レジスト・パターニング（Resist Patternin
g）とドライ・エッチング（Dry Etching）の組合せ工程
により、絶縁膜や金属などに形成するコンタクトホール
（Contact Hole）即ち開口部を任意に形成するのに好適
する。
（従来の技術） 半導体素子は、周知のように微細加工技術の進歩に伴
って集積度が向上しており、これに対応していわゆる多
層配線素子が一般的に使用されており、当然層間絶縁膜
が必要となるが、素子に発生するリーク電流を抑制する
ために材質の違いにかかわらず１μｍ以上の厚さに形成
しており、これにより層間絶縁膜に形成する開孔部の深
さも増しているのが現状である。
って集積度が向上しており、これに対応していわゆる多
層配線素子が一般的に使用されており、当然層間絶縁膜
が必要となるが、素子に発生するリーク電流を抑制する
ために材質の違いにかかわらず１μｍ以上の厚さに形成
しており、これにより層間絶縁膜に形成する開孔部の深
さも増しているのが現状である。
一方、微細加工技術の一環としては、異方性エッチン
グが行われるリアクティブ イオンエッチング（Reacti
ve Ion Etching）などのドライエッチングの利用頻度が
増えており、このため層間絶縁膜に形成される開口部の
側壁は垂直に近い状態となってしまう。従って、層間絶
縁膜に堆積する配線用金属層が開孔部内を完全に埋めな
い場合いわゆる断切れが発生する。この対応策として
は、ドライエッチング法を化学的反応を主としたり、物
理的エッチングを主とする組合せを使用して配線用金属
層と接触する開口部部分即ち全体の深さの２〜３割にテ
ーパ（Taper）即ち段差を付ける方法が知られている。
グが行われるリアクティブ イオンエッチング（Reacti
ve Ion Etching）などのドライエッチングの利用頻度が
増えており、このため層間絶縁膜に形成される開口部の
側壁は垂直に近い状態となってしまう。従って、層間絶
縁膜に堆積する配線用金属層が開孔部内を完全に埋めな
い場合いわゆる断切れが発生する。この対応策として
は、ドライエッチング法を化学的反応を主としたり、物
理的エッチングを主とする組合せを使用して配線用金属
層と接触する開口部部分即ち全体の深さの２〜３割にテ
ーパ（Taper）即ち段差を付ける方法が知られている。
また、微細加工技術として利用できるイメージ・リバ
ーサル（Image Reversal）処理（文献 真空第29巻 19
89年 12号 p585〜）が発表された。即ち、ノボラック
タイプのポジレジストの所定の位置に光を遮断する層を
形成したマスクを重ねてPEP（Photo Engraving Proces
s）工程の一部である露光工程を施して、マスクの光遮
断層以外に感光部分が形成される。しかし、この積層体
をアンモニヤ雰囲気で処理するとこの露光感光されたイ
ンデンカルボン酸が脱カルボン酸反応を起こしてアルカ
リ現像液に不溶なインデンが形成される。この現像を利
用すると本来形成されるはずのパターンに反転したパタ
ーンが形成されることになる。上記した化学的エッチン
グと物理的エッチングを組合せて段差を形成する例を第
１図により説明する。即ち、半導体基板１にはAlもしく
はAl合金からなる配線層または電極２を、直接または被
覆物層を介しての間接的に堆積し、更に層間絶縁物層３
を全面即ち、後段の工程に利用する合せマーク形成予定
位置も含めて堆積する。
ーサル（Image Reversal）処理（文献 真空第29巻 19
89年 12号 p585〜）が発表された。即ち、ノボラック
タイプのポジレジストの所定の位置に光を遮断する層を
形成したマスクを重ねてPEP（Photo Engraving Proces
s）工程の一部である露光工程を施して、マスクの光遮
断層以外に感光部分が形成される。しかし、この積層体
をアンモニヤ雰囲気で処理するとこの露光感光されたイ
ンデンカルボン酸が脱カルボン酸反応を起こしてアルカ
リ現像液に不溶なインデンが形成される。この現像を利
用すると本来形成されるはずのパターンに反転したパタ
ーンが形成されることになる。上記した化学的エッチン
グと物理的エッチングを組合せて段差を形成する例を第
１図により説明する。即ち、半導体基板１にはAlもしく
はAl合金からなる配線層または電極２を、直接または被
覆物層を介しての間接的に堆積し、更に層間絶縁物層３
を全面即ち、後段の工程に利用する合せマーク形成予定
位置も含めて堆積する。
化学的エッチングとしてCDE処理〔マグネトロン管に
より発生させたプラズマで発生した基（ラジカルRadica
l）を離れた位置に移動させてエッチングする手法〕
と、物理的エッチングとしてRIE処理により層間絶縁物
層３に重ねたポジレジスト層４に形成する開口部５の縁
には、CDE処理によりある程度縦横の等方的方向にエッ
チングされる。このために図に明らかなような段差が付
き、アライナー処理に使用する合せマーク６…にも第２
図にあるように二重の縁が形成される。
より発生させたプラズマで発生した基（ラジカルRadica
l）を離れた位置に移動させてエッチングする手法〕
と、物理的エッチングとしてRIE処理により層間絶縁物
層３に重ねたポジレジスト層４に形成する開口部５の縁
には、CDE処理によりある程度縦横の等方的方向にエッ
チングされる。このために図に明らかなような段差が付
き、アライナー処理に使用する合せマーク６…にも第２
図にあるように二重の縁が形成される。
この層間絶縁物層３にイメージ・リバーサル処理工程
を施して開口部５を形成する例を第３図の断面図に示し
たが、開口部５の側壁は垂直には形成されず、この工程
と同時に形成する合せマークにも二重の縁が生ずる。
を施して開口部５を形成する例を第３図の断面図に示し
たが、開口部５の側壁は垂直には形成されず、この工程
と同時に形成する合せマークにも二重の縁が生ずる。
（発明が解決しようとする課題） 化学的エッチングと物理的エッチングを組合せて段差
を開口部５に形成すると、合せマーク６…も当然同じ形
状となり、第２図のように縁が２重に見える。合せマー
ク６…の検出には、照射したレーザの反射光を設定座標
と測定座標との比較を電子的に行うのが一般的であり、
縁が幾重にも判定されると複数の検出信号が得られて、
合せ工程がNGになったり、または合せ精度が悪化する。
を開口部５に形成すると、合せマーク６…も当然同じ形
状となり、第２図のように縁が２重に見える。合せマー
ク６…の検出には、照射したレーザの反射光を設定座標
と測定座標との比較を電子的に行うのが一般的であり、
縁が幾重にも判定されると複数の検出信号が得られて、
合せ工程がNGになったり、または合せ精度が悪化する。
また、イメージ・リバーサル処理を利用して開口部及
び合せマークを形成すると、両者が同時に形成されるた
めに、合せマークにも段差が生じ、鮮明な波形の検出信
号が得られないので合せ精度が悪くなってしまう。その
上、エッチングに関しても逆段差の角度や制御性などの
条件設定が難しくて、再現性に問題がある。
び合せマークを形成すると、両者が同時に形成されるた
めに、合せマークにも段差が生じ、鮮明な波形の検出信
号が得られないので合せ精度が悪くなってしまう。その
上、エッチングに関しても逆段差の角度や制御性などの
条件設定が難しくて、再現性に問題がある。
本発明は、このような事情により成されたもので、層
間絶縁膜の形成する開孔部と、合せマークに必要な要件
を共に満たすことができる半導体素子用開口部の形成方
法を提供することを目的とする。
間絶縁膜の形成する開孔部と、合せマークに必要な要件
を共に満たすことができる半導体素子用開口部の形成方
法を提供することを目的とする。
（課題を解決するための手段） 本発明の半導体素子用開口部の形成方法は、半導体基
板表面に絶縁物層を形成する工程と、この工程により形
成された絶縁物層をフォトレジスト層により被覆する工
程と、この工程により被覆されたフォトレジスト層のコ
ンタクトホール形成領域および合わせマーク形成領域に
おける所定位置を露光する第１の露光工程と、この第１
の露光工程により露光されたフォトレジスト層をアンモ
ニヤ雰囲気で熱処理してアルカリ不溶解部を形成する工
程と、前記フォトレジスト層の合わせマーク形成領域の
未露光部分が露光されないようにマスクするとともに、
前記コンタクトホール形成領域における未露光部分を再
び露光する第２の露光工程と、この第２の露光工程によ
り露光された前記フォトレジスト層をアルカリ現像によ
り除去して、前記フォトレジスト層に開口部を形成する
工程と、この工程により形成された開口部を介して前記
絶縁物層を等方性エッチングにより除去する工程と、前
記マスクされたフォトレジスト層における合わせマーク
形成領域の未露光部分を再び露光及びアルカリ現像を行
ってこの部分に開口を形成する工程と、この工程により
形成された開口部から露出された前記絶縁物層および前
記等方性エッチング工程により一部除去された前記絶縁
物層を同時に異方性エッチングにより除去する工程と、
前記開口部を備えたフオトレジスト層を除去する工程と
を具備することを特徴とするものである。
板表面に絶縁物層を形成する工程と、この工程により形
成された絶縁物層をフォトレジスト層により被覆する工
程と、この工程により被覆されたフォトレジスト層のコ
ンタクトホール形成領域および合わせマーク形成領域に
おける所定位置を露光する第１の露光工程と、この第１
の露光工程により露光されたフォトレジスト層をアンモ
ニヤ雰囲気で熱処理してアルカリ不溶解部を形成する工
程と、前記フォトレジスト層の合わせマーク形成領域の
未露光部分が露光されないようにマスクするとともに、
前記コンタクトホール形成領域における未露光部分を再
び露光する第２の露光工程と、この第２の露光工程によ
り露光された前記フォトレジスト層をアルカリ現像によ
り除去して、前記フォトレジスト層に開口部を形成する
工程と、この工程により形成された開口部を介して前記
絶縁物層を等方性エッチングにより除去する工程と、前
記マスクされたフォトレジスト層における合わせマーク
形成領域の未露光部分を再び露光及びアルカリ現像を行
ってこの部分に開口を形成する工程と、この工程により
形成された開口部から露出された前記絶縁物層および前
記等方性エッチング工程により一部除去された前記絶縁
物層を同時に異方性エッチングにより除去する工程と、
前記開口部を備えたフオトレジスト層を除去する工程と
を具備することを特徴とするものである。
（作 用） 公知のイメージ・リバーサル処理を利用するレジスト
パターン形成方法では、第１露光工程によってイメージ
・パターンが形成され、次にアンモニヤ雰囲気中で処理
すると感光した領域が現像液に対して不溶部分となり、
次に感光していない部分を露光・現像すると、この部分
がパターニングされる。この方式を使用して同一のレジ
ストにより開口部と合せマークを別々に形成し、このレ
ジストパターンをマスクとしてエッチングする。
パターン形成方法では、第１露光工程によってイメージ
・パターンが形成され、次にアンモニヤ雰囲気中で処理
すると感光した領域が現像液に対して不溶部分となり、
次に感光していない部分を露光・現像すると、この部分
がパターニングされる。この方式を使用して同一のレジ
ストにより開口部と合せマークを別々に形成し、このレ
ジストパターンをマスクとしてエッチングする。
この結果、開口部には段差の付いた形状が、合せマー
クにはほぼ垂直パターン形状が形成されるので、精度の
高い合せマークの検出ができ、量産上の効果が極めて大
きい。
クにはほぼ垂直パターン形状が形成されるので、精度の
高い合せマークの検出ができ、量産上の効果が極めて大
きい。
（実施例） 半導体素子では、ある導電形を示す半導体基板に不純
物を導入拡散して能動もしくは受動領域を形成し、この
両層に電気的に接続する配線層または電極に開口部を設
けるのが一般的であり、この半導体基板に被着し開口部
に隣接する絶縁物層には合せマークを形成する方式によ
る半導体素子もある。多層配線を利用する素子では、第
１層の絶縁物層に導出した配線層または電極を覆って層
間絶縁膜を設け、ここにも開口部や合せマーを形成せざ
るを得ない。特許請求の範囲などに示したように、本発
明における半導体基板に重ねる絶縁物層とは、上記のよ
うに多層配線素子及び単層配線素子用のいずれも包含す
ることを明らかにしておく。多層配線半導体素子の層間
絶縁膜に開口部及び合せマークを形成する実施例を第３
図ａ〜ｆを参照して説明する。
物を導入拡散して能動もしくは受動領域を形成し、この
両層に電気的に接続する配線層または電極に開口部を設
けるのが一般的であり、この半導体基板に被着し開口部
に隣接する絶縁物層には合せマークを形成する方式によ
る半導体素子もある。多層配線を利用する素子では、第
１層の絶縁物層に導出した配線層または電極を覆って層
間絶縁膜を設け、ここにも開口部や合せマーを形成せざ
るを得ない。特許請求の範囲などに示したように、本発
明における半導体基板に重ねる絶縁物層とは、上記のよ
うに多層配線素子及び単層配線素子用のいずれも包含す
ることを明らかにしておく。多層配線半導体素子の層間
絶縁膜に開口部及び合せマークを形成する実施例を第３
図ａ〜ｆを参照して説明する。
半導体基板10に重ねて形成する絶縁物層11は、第３図
ａに明らかなようにAlまたはAl合金（Al−Si−Cu、Al−
Si）などからなる配線層もしくは電極12を覆っており、
これにPEP（Photo Engraving Process）を施して所定の
位置に開口部13及び合せマーク14を形成するために、ポ
ジレジスト（NPR−820長瀬産業社商品名）層15を厚さ１
μｍ以上塗付する。なお第３図ａ〜ｆにおいて、紙面左
側が開口部20が形成される予定地、右側が合せマーク14
を示している。
ａに明らかなようにAlまたはAl合金（Al−Si−Cu、Al−
Si）などからなる配線層もしくは電極12を覆っており、
これにPEP（Photo Engraving Process）を施して所定の
位置に開口部13及び合せマーク14を形成するために、ポ
ジレジスト（NPR−820長瀬産業社商品名）層15を厚さ１
μｍ以上塗付する。なお第３図ａ〜ｆにおいて、紙面左
側が開口部20が形成される予定地、右側が合せマーク14
を示している。
ところで、ポジレジスト層15には、本来形成すべきパ
ターンに反転したパターンをいわゆるアライナーにより
露光して設置する。この工程では、第３図ｂに示すよう
に開口部20と合せマーク14の形成予定位置を遮るマスク
16の存在下で紫外線（第３図ｂ、ｃ、ｅでは矢印で示し
た）により上記のように露光する。第３図ｂにあるよう
にマスク16に対応するポジレジスト層15部分17は当然感
光されていない。更に、従来技術欄で説明したイメージ
・リバーシブル処理を90℃〜100℃に維持したアンモニ
ヤ雰囲気中で行って第１露光工程により感光したインデ
ンカルボン酸に脱カルボン反応を起こさせ、アルカリ現
像液に不溶なインデン即ちレジスト層部分18を形成す
る。このレジスト層部分18は、当然合せマーク14を形成
するポジレジスト層15にも形成される。この工程により
ポジレジスト層における開口部20形成予定地17には開口
部パターン17′が形成される（第３図ｃ及びｄ参照）。
ターンに反転したパターンをいわゆるアライナーにより
露光して設置する。この工程では、第３図ｂに示すよう
に開口部20と合せマーク14の形成予定位置を遮るマスク
16の存在下で紫外線（第３図ｂ、ｃ、ｅでは矢印で示し
た）により上記のように露光する。第３図ｂにあるよう
にマスク16に対応するポジレジスト層15部分17は当然感
光されていない。更に、従来技術欄で説明したイメージ
・リバーシブル処理を90℃〜100℃に維持したアンモニ
ヤ雰囲気中で行って第１露光工程により感光したインデ
ンカルボン酸に脱カルボン反応を起こさせ、アルカリ現
像液に不溶なインデン即ちレジスト層部分18を形成す
る。このレジスト層部分18は、当然合せマーク14を形成
するポジレジスト層15にも形成される。この工程により
ポジレジスト層における開口部20形成予定地17には開口
部パターン17′が形成される（第３図ｃ及びｄ参照）。
この工程を行う加熱炉には、酸素や水を除去するため
に窒素パージ（Purge）をロータリポンプ（Rotary Pum
p）によりくり返し行って減圧状態10-2トールとする。
に窒素パージ（Purge）をロータリポンプ（Rotary Pum
p）によりくり返し行って減圧状態10-2トールとする。
ここで第３図ｃにあるように、開口部20だけが露光さ
れ合せマーク14が露光されないようなマスク19を使用し
て第２露光工程を行う。更に、コリンなどによるアルカ
リ現像を行うと、開口部パターン17′だけが現像され、
引続いてこれを用いて化学的ドライエッチング即ちCDE
処理を実施する。この結果、第３図ｄに明らかなように
開口部パターン17′に連続しかつ、より幅広な開口面を
もったパターンが絶縁物層11に部分的に形成される。更
にまた、絶縁物層11の厚さ全体を貫通させる工程と、合
せマーク14における感光されていないレジスト層部分17
を露光・現像及びエッチングする工程を同時または別個
に実施して第３図ｅに示す断面形状とする。このエッチ
ングにはRIE工程を利用して、ほぼ垂直な側壁を形成し
て合せマーク14をレーザーにより検出するのに備える。
また、ポジレジスト層15を剥離して第３図ｆの断面構造
とする。現像液には上記のようにコリンなどのアルカリ
溶液を利用する。第４図には、本発明方法により形成し
た合せマーク14の上面図を示した。これらの一連の工程
後、ポジレジスト層を除去して後工程であるオン アル
パッシシベイション層（On Al Passivation）としてP
SGや窒化シリコン層または両者の混合層形成につなげる
のは勿論である。二層配線例の外に、更に多層の半導体
素子にも適用できることは、言うまでもない。
れ合せマーク14が露光されないようなマスク19を使用し
て第２露光工程を行う。更に、コリンなどによるアルカ
リ現像を行うと、開口部パターン17′だけが現像され、
引続いてこれを用いて化学的ドライエッチング即ちCDE
処理を実施する。この結果、第３図ｄに明らかなように
開口部パターン17′に連続しかつ、より幅広な開口面を
もったパターンが絶縁物層11に部分的に形成される。更
にまた、絶縁物層11の厚さ全体を貫通させる工程と、合
せマーク14における感光されていないレジスト層部分17
を露光・現像及びエッチングする工程を同時または別個
に実施して第３図ｅに示す断面形状とする。このエッチ
ングにはRIE工程を利用して、ほぼ垂直な側壁を形成し
て合せマーク14をレーザーにより検出するのに備える。
また、ポジレジスト層15を剥離して第３図ｆの断面構造
とする。現像液には上記のようにコリンなどのアルカリ
溶液を利用する。第４図には、本発明方法により形成し
た合せマーク14の上面図を示した。これらの一連の工程
後、ポジレジスト層を除去して後工程であるオン アル
パッシシベイション層（On Al Passivation）としてP
SGや窒化シリコン層または両者の混合層形成につなげる
のは勿論である。二層配線例の外に、更に多層の半導体
素子にも適用できることは、言うまでもない。
本発明方法では、合せマークの周りに段差が付いてい
ないので、アライナーによる次工程であるパターニング
で大きな合せずれが発生や、検出信号の未検出などのモ
ードが少なくなり、開口部と重ねて堆積するAlなどの配
線パターンの合せ精度が改善され、量産上の効果が大き
い特徴がある。
ないので、アライナーによる次工程であるパターニング
で大きな合せずれが発生や、検出信号の未検出などのモ
ードが少なくなり、開口部と重ねて堆積するAlなどの配
線パターンの合せ精度が改善され、量産上の効果が大き
い特徴がある。
第１図は、従来の開口部及び合せマークの形成プロセス
により得られた断面図、第２図は、従来の形成プロセス
により得られる合せマークの上面図、第３図ａ〜ｆは、
本発明に係る実施例の各工程を示す断面図、第４図は本
発明により形成する合せマークの上面図である。 1,10:半導体基板、3,11:絶縁物層、 2,12:配線層又は電極、６、14:合せマーク、 20:開口部、17:未感光レジスト、 4,15:ポジレジスト層、19:マスク、 16:マスク、7:開口部テーパ。 18:不溶レジスト、 17′：開口部パターン
により得られた断面図、第２図は、従来の形成プロセス
により得られる合せマークの上面図、第３図ａ〜ｆは、
本発明に係る実施例の各工程を示す断面図、第４図は本
発明により形成する合せマークの上面図である。 1,10:半導体基板、3,11:絶縁物層、 2,12:配線層又は電極、６、14:合せマーク、 20:開口部、17:未感光レジスト、 4,15:ポジレジスト層、19:マスク、 16:マスク、7:開口部テーパ。 18:不溶レジスト、 17′：開口部パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 修 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 橋本 英綱 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (56)参考文献 特開 平１−151271（ＪＰ，Ａ) 特開 平１−151270（ＪＰ，Ａ) 特開 昭64−73664（ＪＰ，Ａ) 特開 昭63−301944（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板表面に絶縁物層を形成する工程
と、この工程により形成された絶縁物層をフォトレジス
ト層により被覆する工程と、この工程により被覆された
フォトレジスト層のコンタクトホール形成領域および合
わせマーク形成領域における所定位置を露光する第１の
露光工程と、この第１の露光工程により露光されたフォ
トレジスト層をアンモニヤ雰囲気で熱処理してアルカリ
不溶解部を形成する工程と、前記フォトレジスト層の合
わせマーク形成領域の未露光部分が露光されないように
マスクするとともに、前記コンタクトホール形成領域に
おける未露光部分を再び露光する第２の露光工程と、こ
の第２の露光工程により露光された前記フォトレジスト
層をアルカリ現像により除去して、前記フォトレジスト
層に開口部を形成する工程と、この工程により形成され
た開口部を介して前記絶縁物層を等方性エッチングによ
り除去する工程と、前記マスクされたフォトレジスト層
における合わせマーク形成領域の未露光部分を再び露光
及びアルカリ現像を行ってこの部分に開口を形成する工
程と、この工程により形成された開口部から露出された
前記絶縁物層および前記等方性エッチング工程により一
部除去された前記絶縁物層を同時に異方性エッチングに
より除去する工程と、前記開口部を備えたフォトレジス
ト層を除去する工程とを具備することを特徴とする半導
体素子用開口部の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169052A JP2740008B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体素子用開口部の形成方法 |
| US07/544,374 US4985374A (en) | 1989-06-30 | 1990-06-27 | Making a semiconductor device with ammonia treatment of photoresist |
| DE69023558T DE69023558T2 (de) | 1989-06-30 | 1990-06-29 | Verfahren zur Herstellung einer Halbleitervorrichtung. |
| EP90112466A EP0405585B1 (en) | 1989-06-30 | 1990-06-29 | A method of manufacturing a semiconductor device |
| KR1019900009893A KR930010976B1 (ko) | 1989-06-30 | 1990-06-30 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169052A JP2740008B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体素子用開口部の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334427A JPH0334427A (ja) | 1991-02-14 |
| JP2740008B2 true JP2740008B2 (ja) | 1998-04-15 |
Family
ID=15879441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169052A Expired - Fee Related JP2740008B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体素子用開口部の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740008B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296989C (zh) * | 2003-08-07 | 2007-01-24 | 旺宏电子股份有限公司 | 降低集成电路制程的对准准确度要求的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06240472A (ja) * | 1993-02-16 | 1994-08-30 | G T C:Kk | 微細パターンの形成方法 |
| JP3051199U (ja) | 1998-02-06 | 1998-08-11 | ダイヤ製薬株式会社 | 鼻パック |
-
1989
- 1989-06-30 JP JP1169052A patent/JP2740008B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296989C (zh) * | 2003-08-07 | 2007-01-24 | 旺宏电子股份有限公司 | 降低集成电路制程的对准准确度要求的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334427A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985374A (en) | Making a semiconductor device with ammonia treatment of photoresist | |
| US4523976A (en) | Method for forming semiconductor devices | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| JP2000509555A (ja) | 集積回路において小さな構造物を形成するための像反転技術 | |
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| JPH0334423A (ja) | 半導体素子用開孔部の形成方法 | |
| JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 | |
| KR100209737B1 (ko) | 반도체 장치의 얼라인 타겟 형성방법 | |
| JPH01209726A (ja) | 半導体装置の電極形成方法 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JPH01152723A (ja) | 半導体装置の製造方法 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPH06163451A (ja) | 半導体装置の製造方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 | |
| JPH0750302A (ja) | 半導体装置の製造方法 | |
| JPH0555182A (ja) | 表面平坦化法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPH06151614A (ja) | 半導体装置の製造方法 | |
| JPH04332113A (ja) | 半導体装置及び位置合わせ方法 | |
| JPS59161024A (ja) | 位置合せマ−クの形成方法 | |
| JPH0414851A (ja) | 半導体装置の製造方法 | |
| JPH04288833A (ja) | 半導体装置の製造方法 | |
| JPH09148307A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |