JP2000509555A - 集積回路において小さな構造物を形成するための像反転技術 - Google Patents

集積回路において小さな構造物を形成するための像反転技術

Info

Publication number
JP2000509555A
JP2000509555A JP9538029A JP53802997A JP2000509555A JP 2000509555 A JP2000509555 A JP 2000509555A JP 9538029 A JP9538029 A JP 9538029A JP 53802997 A JP53802997 A JP 53802997A JP 2000509555 A JP2000509555 A JP 2000509555A
Authority
JP
Japan
Prior art keywords
layer
photoresist
rectile
patterned
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9538029A
Other languages
English (en)
Other versions
JP4169785B2 (ja
Inventor
ストルマイヤー,アンドレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2000509555A publication Critical patent/JP2000509555A/ja
Application granted granted Critical
Publication of JP4169785B2 publication Critical patent/JP4169785B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 本発明は、半導体基板(12)上に形成される集積回路において用いられるべき小さな構造物を作製するための方法を提供する。そのような小さな構造物の例としては、コンタクト、ビアおよび金属配線が含まれる。本発明のこの方法は、像反転技術を用いて改善された特徴規定を得る。材料の層(16)において或る特徴(28)を形成するにあたり、明るいフィールドのレクティルを用いることにより、材料の層(16)に形成されることが意図される特徴(28)のうちの1つのサイズ、形状および位置と実質的に同一なサイズ、形状および位置を各々が有する、フォトレジストからなるパターニングされたセグメント(18)を形成する。この方法は、材料の層(16)に形成されることが意図される特徴(28)のうちの1つのサイズ、形状および位置と実質的に同一なサイズ、形状および位置を各々が有する窓をフォトレジストに形成する暗いフィールドのレクティルを用いる代わりに用いられる。小さい構造物の場合、フォトレジストにおける開口部または窓は、フォトレジストからなるパターニングされたセグメント(18)に比して形成が困難である。明るいフィールドのレクティルを用いることによって、フォトレジストからなるパターニングされたセグメント(18)を含むマスクを形成する本発明のこの方法を用いることにより、暗いフィールドのレクティルを用いてフォトレジストに小さな窓をパターニングすることの制限が回避される。したがって、小さな構造物を形成する正確度が向上する。

Description

【発明の詳細な説明】 集積回路において小さな構造物を形成するための像反転技術 技術分野 本発明は、一般に、半導体基板上に形成される集積回路において用いられるべ きコンタクト、ビアおよび金属配線等の小さい構造物(0.5μm以下のサイズ )を作製することに関し、より特定的には、明るいフィールドのレクティルがそ のような小さい構造物の形成において用いられることを可能にする方法に関する 。 背景技術 本集積回路装置は、シリコン基板上に形成され、その基板内において、ソース またはドレイン接続がなされ、ゲート制御領域により分離されるドープされた領 域を含む。ソース、ゲートおよびドレイン電極への電気的接続は、たとえば金属 相互接続部等、層間誘電体によって基板上に支持される相互接続部によってなさ れる。 従来の集積回路は複数階層の相互接続部を用いる。たとえば、第1階層のパタ ーニングされた相互接続部は所望されるパターンにおいてソースコンタクトおよ びドレインコンタクトならびにゲート電極に接触する。第1階層のパターニング された相互接続部の形成は、従来的には、半導体基板上における酸化物の堆積が 後に続く。この酸化物が上述の層間誘電体を形成する。この酸化物はシーケンス でパターニングされエッチングされて、その中にコンタクト/ビア開口部を形成 する。この層間誘電体のこれらコンタクト/ビア開口部は、ブランケット金属堆 積を用いて金属プラグで充填され、次いでエッチバックされるかまたは研磨され る。第2階層のパターニングされた相互接続部を含むパターニングされた金属配 線の層がその層間誘電体上に形成される。金属プラグは、第1階層のパターニン グされた相互接続部と第2階層のパターニングされた相互接続との間の電気的接 触を形成する。パターニングされた金属配線または相互接続部のさらなる階層を 形成してもよく、相互接続部の各階層も層間誘電体層によって分離される。異な る相互接続部階層間の電気的接続は、さらなる金属プラグによって与えられる。 層間誘電体にコンタクト/ビア開口部をエッチングするために、フォトレジス トがその上に形成される。このフォトレジストは露光および現像されるが、この 際、酸化物の、指定された領域が露出される状態にし、換言すれば、フォトレジ ストはその上には形成されない。酸化物の露出された領域はエッチングされて、 その中にコンタクト/ビア開口部を形成する。 一般的に、このフォトレジストには、下層の材料(たとえば酸化物)を後の処 理(たとえばエッチング)にさらすような開口部または小さな窓が形成される。 このフォトレジストにおける、下層の材料を露出するような小さな窓は、そのフ ォトレジストを露光し現像することによって形成される。 原理上、このフォトレジストはポジ形フォトレジストまたはネガ形フォトレジ ストを含んでもよい。しかしながら、小さな構造物、つまり0.5μm以下のサ イズをパターニングする場合には、ポジ形フォトレジストが従来的には用いられ る。 ポジ形フォトレジストの場合、露光されるフォトレジストの部分が現像される 。露光されないフォトレジストの部分はそのまま残り、したがって、直接下に形 成される下層の材料を後の処理中において保護するパターニングされたフォトレ ジストを含むマスクを与える。 対照的に、ネガ形フォトレジストの場合、露光されないフォトレジストの部分 が現像される。露光された、フォトレジストの部分はそのまま残り、したがって 、直接下に形成される下層の材料を後の処理中において保護するパターニングさ れたフォトレジストを含むマスクを与える。 しかしながら、小さな構造物、つまり0.5μm以下のサイズを規定する際に 用いるためのネガ形フォトレジストは入手可能ではない。現在利用可能なネガ形 フォトレジストを用いてパターニングされ得る最小の特徴サイズは1.0μm以 上である。対照的に、現在利用可能なポジ形フォトレジストを用いると、サイズ が0.25〜0.35μmと同じほど小さい構造物をパターニングすることがで きる。この結果、小さな構造物をパターニングする場合、ポジ形フォトレジスト が従来的には用いられる。したがって、これ以降は、特に指定しない限り、「フ ォトレジスト」という語は「ポジ形フォトレジスト」と同等と考える。 フォトレジストを露光するために、所望されるパターンが上に形成されるレク ティルマスクを通して紫外線光が送られる。レクティルマスクにおけるこのパタ ーンは、不透明領域および透明領域、つまり暗い領域と明るい領域とを含む。レ クティルの明るい領域下のフォトレジストはUV光に露光され、レクティルマス クの暗い領域下のフォトレジストは露光されないままである。 したがって、他の態様では暗い領域を含むレクティルマスクの明るい領域を通 してUV光を透過させることにより、フォトレジストつまりポジ形フォトレジス トに単一の窓が形成される。明るい領域は暗い領域に取り囲まれる。この結果、 このレクティルマスクは従来的には暗いフィールドのレクティルと称される。 暗いフィールドのレクティルの明るい領域直下のフォトレジストは露光され現 像される。したがって、フォトレジスト下にある層の材料が後の処理にさらされ て、その中に開口部などの特徴を形成し得る。たとえば、ポジ形フォトレジスト 下に形成される酸化物にコンタクト開口部をエッチングするために、暗いフィー ルドのレクティルを用いて、後の酸化物エッチングを可能にするような開口部ま たは窓をそのフォトレジストにおいて現像する。中に窓が形成されたフォトレジ ストはマスクとして働く。このフォトレジスト内の窓は、酸化物に形成されるこ とが意図されるコンタクト開口部のサイズ、形状および位置と実質的に同一のサ イズ、形状および位置を有する。 対照的に、(フォトレジストにおける窓の代わりに)フォトレジストのパター ニングされたセグメントが、下層の材料に形成されることが意図される特徴のサ イズ、形状および位置と実質的に同一のサイズ、形状および位置を有するように 、フォトレジストをパターニングし得る。フォトレジストのパターニングされた セグメントは下層の材料(たとえば酸化物)を後の処理(たとえばエッチング) から保護するよう形成される。フォトレジストのパターニングされたセグメント は、他の態様では明るい領域を含むレクティルマスクにおいて暗い領域で輪郭付 けされる。このレクティルマスクにおける暗い領域は、このレクティルマスクに おける明るい領域によって取り囲まれる。したがって、このレクティルマスクは 、従 来的には、明るいフィールドのレクティルと称される。 このレクティルマスクの暗い領域直下のフォトレジストつまりポジ形フォトレ ジストは、紫外線光に露光されず、したがって現像されない。したがって、この フォトレジスト下の層の材料は後の処理中において保護され、したがってある特 徴がその下層の材料に形成されることを可能にする。たとえば、ポジ形フォトレ ジスト下に形成されるポリシリコンの層に或る特徴を形成するために、明るいフ ィールドのレクティルを用いる。明るいフィールドのレクティルの暗い領域(つ まりレクティルマスク)は直下のフォトレジストが現像されることを防ぎ、した がって、そのフォトレジスト下の層の材料を後の処理から保護するような、フォ トレジストからなるパターニングされたセグメントを形成する。 装置の外形がより小さくなるにつれ、窓を形成するのに用いられる、暗いフィ ールドのレクティルにおける小さい明るい領域が有する物理的制限から、フォト レジストに窓を作製することはますます困難になる。小さな窓の場合、暗いフィ ールドのレクティルにおける明るい領域の幅もしたがって小さくなる。この結果 、不十分な量の光しか、このレクティルマスクのこれら小さな明るい領域を通過 しない。したがって、暗いフィールドのレクティルにおけるパターンと、フォト レジストに結果的に形成されるパターンとの間における忠実度は落ちる。たとえ ば、正方形のコンタクト/ビア開口部を作るよう意図される暗い領域のレクティ ルは、代わりに、丸いコンタクト/ビア開口部を生じさせるかもしれない。 暗いフィールドのレクティルは不十分な量の光しか透過しないという問題に対 する従来技術の解決法として、フォトレジストが過度に露光される。フォトレジ ストを過度に露光するためには、UV源の強度を増すか、またはフォトレジスト がより長い時間期間の間露光される。従来、フォトレジストを過度に露光するに は、フォトレジストをより長い時間期間の間露光する。 フォトレジストを過度に露光することは、各々が同じサイズであるコンタクト /ビア開口部をパターニングするよう暗いフィールドのレクティルを用いる場合 には、許容可能な解決法である。しかしながら、小さい窓および大きい窓の両方 が同じフォトレジストマスク上に形成されることになる場合、たとえば、1つの フォトレジストマスクが、小さい、つまり0.5μm未満のコンタクト/ビア開 口部のパターニングとならんで、任意の長さ、幅および形状を有し得る金属配線 (ここで用いられる場合、「金属配線」という語は、同じ階層上において装置を 電気的に接続するために用いられる導電線を指す)の形成の両方を行なうよう意 図される場合、この解決法では不十分である。小さいコンタクト/ビア開口部の 輪郭をとる暗いフィールドのレクティルにおける明るい領域は光スループットを 制限する。対照的に、より大きい金属配線の輪郭をとる暗いフィールドのレクテ ィルにおける明るい領域はスループットを不利益には制限しない。この結果、フ ォトレジストを過度に露光することによって、多すぎる光が、暗いフィールドの レクティルにおけるそのより大きな明るい領域を通って送られて、結果的にパタ ーン歪みをもたらす。暗いフィールドのレクティルにおけるパターンと、フォト レジストに形成される結果のパターンとの間の忠実度は落ちる。フォトレジスト における窓は拡大され、その一方で、残りのフォトレジストは意図されるよりも 小さくなる。フォトレジストの端または角も丸められるかもしれない。 下層の材料に形成されることが意図される特徴のサイズ、形状および位置と実 質的に同一のサイズ、形状および位置を有するフォトレジストからなるパターニ ングされたセグメントを形成するよう用いられる明るいフィールドのレクティル によって小さい構造物が輪郭をとられる場合、UV光のスループットはより問題 が少ない。マスクがフォトレジストのそのようなパターニングされたセグメント を含む状態では、小さい構造物は、暗いフィールドのレクティルにおける小さな 明るい領域に対向するものとしての明るいフィールドのレクティルにおける小さ な暗い領域によって輪郭をとられる。フォトレジストのそのようなパターニング されたセグメントを含むマスクを形成するために、UV光は、明るいフィールド のレクティルにおいて小さな暗い領域を取り囲む幅広い明るい領域を透過する。 したがって、過度露光技術に依存することなくフォトレジストを適切に露光する よう十分な光レベルが達成される。フォトレジストの窓またはパターニングされ たセグメントのサイズが小さい(0.5μm以下)場合、フォトレジストつまり ポジ形フォトレジストにおける窓は、フォトレジストからなるパターニングされ たセグメントよりも作製が困難であると結論付けられ得る。この結果、コンタク ト/ビア開口部および金属配線の形成は、フォトレジストに形成される窓を有す るマスクを用いるよりも、フォトレジストからなるパターニングされたセグメン トを含むマスクを用いての方が、よりよく達成される。 (原則的には、ネガ形フォトレジストを用いて、明るいフィールドのレクティ ルでコンタクト/ビア開口部および金属配線を形成することができる。しかしな がら、上述したように、小さい構造物つまり0.5μm以下のサイズを規定する 際に使用するためのネガ形フォトレジストは入手可能ではない。) コンタクト/ビア開口部および金属配線のような小さな構造物のサイズ、形状 および位置と実質的に同一のサイズ、形状および位置を有するポジ形フォトレジ ストからなるパターニングされたセグメントを用いてそのような小さな構造物を 形成するための方法が、先行技術に開示されている。たとえば、1994年2月 1日発行の米国特許第5,283,208号には、マンドレルまたは犠牲スタッ ド、つまり実質的に垂直な側壁を有するブロック状の材料のまわりに絶縁層を形 成する1つの方法が開示されている。このマンドレルのサイズおよび位置は、フ ォトレジストからなるパターニングされたセグメントによって輪郭を記される。 このマンドレルは取除かれ、したがって絶縁層内に空洞を残す。この空洞を材料 で充填して所望の構造物を形成する。絶縁層におけるこの空洞は、金属プラグま たは金属配線で充填されてもよい。したがって、マンドレルは、上述されるよう に、フォトレジストからなるパターニングされたセグメントによって輪郭を記さ れる金属プラグまたは金属配線のサイズおよび位置を規定する。したがって、金 属プラグまたは金属配線は、明るいフィールドのレクティルによって輪郭を記さ れる。この方法は、しかしながら、マンドレルを形成するための犠牲材料からな る層に対する要件によって複雑なものにされる。 したがって、上述の問題のすべてではないにしても大部分を回避するよう、明 るいフィールドのレクティルを用いてコンタクト/ビア開口部および金属配線を 形成するための代替的方法が依然として要求されている。 発明の開示 本発明に従うと、明るいフィールドのレクティルを用いることにより、フォト レジストからなる第1の層から形成される、フォトレジストからなるパターニン グされたセグメントを含むマスクを形成して、各々が或るサイズ、形状および位 置を有する開口部を、半導体基板上に形成される層の材料中にパターニングする ための方法を提供する。この方法は、 (a) 半導体基板上に形成される層の材料上に、フォトレジストからなる第 1の層を形成するステップと、 (b) 露光される領域となるよう、フォトレジストからなる第1の層の部分 上に光を向けさせる明るい領域と、露光されない領域のままであるよう、フォト レジストからなる第1の層の部分を露光するのを防ぐ暗い領域とを有する明るい フィールドのレクティルに光を透過させることによって、フォトレジストからな る第1の層を露光するステップとを含み、露光されない領域は、材料の層中に形 成されることが意図される開口部のサイズ、形状および位置と実質的に同一であ るサイズ、形状および位置を有し、さらに、 (c) フォトレジストからなる第1の層を現像することによって、フォトレ ジストからなる第1の層の露光された領域を除去するステップを含み、露光され なかった領域はそのまま残り、露光されなかった領域はフォトレジストからなる パターニングされたセグメントを形成し、フォトレジストからなる各パターニン グされたセグメントは、材料の層中に形成されることが意図される開口部のサイ ズ、形状および位置と実質的に同一のサイズ、形状および位置を有し、さらに、 (d) 材料の層をエッチングすることによって、その層中において、エッチ ング中にマスクとして働くフォトレジストのパターニングされたセグメントの各 々の直下に段差を形成するステップを含み、各段差は、材料の層中に形成される ことが意図される開口部のうちの1つのサイズ、形状および位置と実質的に同一 のサイズ、形状および位置を有し、さらに、 (e) フォトレジストからなる第1の層を除去するステップと、 (f) 材料の層上に、平坦化可能な材料からなる層を堆積するステップと、 (g) 平坦化可能な材料からなる層の或る部分を除去することによって、材 料の層中の各段差を露出させるステップと、 (h) 材料の層をエッチングすることによってその中に開口部を形成するス テップとを含み、平坦化可能な材料からなる層はエッチング中においてマスクと して働く。 材料の層をエッチングしてその中に開口部の各々を形成した後、平坦化可能な 材料からなる層は除去され得る。これら開口部は、コンタクト、ビアまたは金属 配線を形成するよう、金属を充填され得る。開口部が金属で充填される場合、材 料の層は、酸化物、窒化物またはポリイミドのような誘電体である。 本発明は、半導体基板上に形成される集積装置において用いられるべき小さな 構造物を作製するための方法を提供する。(小さな構造物とは、コンタクト、ビ アおよび金属配線など、サイズが0.5μm以下の構造物を意味する。) 本発明のこの方法は、コンタクトまたはビアなど、材料の層にパターニングさ れる特徴の規定を改善する。 上述のように、小さな構造物の場合、フォトレジストにおける開口部または窓 は、フォトレジストからなるパターニングされたセグメントよりも形成が困難で ある。本発明のこの方法では、明るいフィールドのレクティルを用いることによ って、材料の層内に形成されることが意図される特徴のうちの1つのサイズ、形 状および位置と実質的に同一のサイズ、形状および位置を各々が有する、フォト レジストからなるパターニングされたセグメントを形成する。この方法は、材料 の層内に形成されることが意図される特徴のうちの1つのサイズ、形状および位 置と実質的に同一のサイズ、形状および位置を各々が有する窓をフォトレジスト 内に形成する暗いフィールドのレクティルを用いる代わりに用いられる。この結 果、フォトレジストに小さな窓を形成することの制限が回避される。本発明のこ の方法は、したがって、そのような小さな構造物を形成する際の正確度を向上さ せる。 本発明の他の目的、特徴および利点は、以下の詳細な説明および添付の図面を 参照することにより明らかとなる。図中、同じ参照符号は同じ特徴を示す。 図面の簡単な説明 本記載にて言及される図面は、特に注記される場合を除き、尺度決めして描か れるものではないことが理解されるべきである。さらに、図面は、本発明に従っ て作製される集積回路の一部のみを示すことが意図されるものである。 図1〜図8は、本発明に従う半導体基板の処理におけるさまざまな段階での断 面図であり、 図1は、第1のマスキングおよびエッチングを行なう前の、従来の半導体構造 を示し、 図2は、フォトレジストからなる第1の層を露光し現像した後の構造を示し、 図3は、酸化物をエッチングすることにより形成される酸化物の層における段 差を示し、 図4は、フォトレジストからなる第1の層を除去した後の構造を示し、 図5は、酸化物の層上に形成される、フォトレジストからなる第2の層を示し 、 図6は、段差を露出させるようエッチングを行なった後の、フォトレジストか らなる第2の層を示し、 図7は、酸化物をエッチングすることによって、酸化物の層に形成される開口 部を示し、 図8は、フォトレジストからなる第2の層を除去し、開口部を金属で充填した 後の構造を示す。 本発明を実施するためのベストモード ここで、本発明の具体的な実施例を詳細に参照する。これは、本発明を実施す るために発明者によって現在企図されるベストモードを示す。さらに、代替的実 施例も、適用可能なように簡単に記載する。 本発明は、半導体基板上に形成される集積回路において用いられるべき小さな 構造物(コンタクト、ビアおよび金属配線など、サイズが0.5μm以下の構造 物)を作製するための方法を提供する。小さな構造物を規定する場合には従来的 なことではあるが、ポジ形フォトレジスト(以下、フォトレジストと称す)を用 いる。 本発明のこの方法は、改善された特徴規定を得るために像反転技法を用いる。 材料の層に特徴を形成するのに、明るいフィールドのレクティルを用いることに よって、材料の層に形成されることが意図される特徴のうちの1つのサイズ、形 状および位置と実質的に同一のサイズ、形状および位置を各々が有する、フォト レジストからなるパターニングされたセグメントを形成する。この方法は、材料 の層に形成されることが意図される特徴のうちの1つのサイズ、形状および位置 と実質的に同一のサイズ、形状および位置を各々が有する窓をフォトレジスト内 に形成する暗いフィールドのレクティルを用いる代わりに用いられる。この明る いフィールドのレクティルは、基板の表面上において、暗いフィールドのレクテ ィルにより生ずる像のネガ形(つまり反転)である像またはパターンを生じさせ る。像反転とは、明るいフィールドのレクティルを暗いフィールドのレクティル の代わりに用いて、反転像を伴うパターンを形成することを意味する。 形成されることが意図される特徴のうちの1つのサイズ、形状および位置と実 質的に同一なサイズ、形状および位置を各々が有する、フォトレジストからなる パターニングされたセグメントを含むマスクで、小さなコンタクト/ビア開口部 などの小さな構造物が、暗いフィールドのレクティルにおける小さな透明または 明るい領域に対立するものとしての明るいフィールドのレクティルにおける小さ な不透明または暗い領域によって、輪郭を記される。フォトレジストからなるパ ターニングされたセグメントを形成するために、明るいフィールドのレクティル において小さな暗い領域を取り囲む幅広い透明領域を通してUV光を透過させる 。したがって、過度露光技法に依存することなくフォトレジストを適切に露光す るような十分な光レベルが達成される。 特に、本発明のこの方法は、明るいフィールドのレクティルを用いて、フォト レジストからなる第1の層から形成されるフォトレジストのパターニングされた セグメントを含むマスクを形成することにより、半導体基板上に形成される材料 の層内に開口部をパターニングする。フォトレジストからなるこのパターニング されたセグメントは下層の材料(たとえば酸化物)を次の処理(たとえばエッチ ング)から保護する。フォトレジストからなるこのパターニングされたセグメン トは明るいフィールドのレクティルにおける暗い領域によって輪郭を記され、こ れによって、フォトレジストの部分は、紫外線光に露光され現像されることを免 れる。本発明に従うと、材料の層内の開口部の各々は、フォトレジストからなる パターニングされたセグメントのうちの1つと実質的に同一のサイズ、形状およ び位置を有する。 本発明のこの方法は、 (a) 半導体基板上に形成される材料の層上に、フォトレジストからなる第 1の層を形成するステップと、 (b) 露光される領域となるよう、フォトレジストからなる第1の層の部分 上に光を向けさせる明るい領域と、露光されない領域のままであるよう、フォト レジストからなる第1の層の部分を露光するのを防ぐ暗い領域とを有する明るい フィールドのレクティルに光を透過させることによって、フォトレジストからな る第1の層を露光するステップとを含み、露光されない領域は、材料の層中に形 成されることが意図される開口部のサイズ、形状および位置と実質的に同一であ るサイズ、形状および位置を有し、さらに、 (c) フォトレジストからなる第1の層を現像することによって、フォトレ ジストからなる第1の層の露光された領域を除去するステップを含み、露光され なかった領域はそのまま残り、露光されなかった領域はフォトレジストからなる パターニングされたセグメントを形成し、フォトレジストからなる各パターニン グされたセグメントは、材料の層中に形成されることが意図される開口部のサイ ズ、形状および位置と実質的に同一のサイズ、形状および位置を有し、さらに、 (d) 材料の層をエッチングすることによって、その層中において、エッチ ング中にマスクとして働くフォトレジストのパターニングされたセグメントの各 々の直下に段差を形成するステップを含み、各段差は、材料の層中に形成される ことが意図される開口部のうちの1つのサイズ、形状および位置と実質的に同一 のサイズ、形状および位置を有し、さらに、 (e) フォトレジストからなる第1の層を除去するステップと、 (f) 材料の層上に、平坦化可能な材料からなる層、たとえばフォトレジス トからなる第2の層を堆積するステップと、 (g) 平坦化可能な材料からなる層の或る部分を除去することによって、材 料の層中の各段差を露出させるステップと、 (h) 材料の層をエッチングすることによってその中に開口部を形成するス テップとを含み、平坦化可能な材料からなる層はエッチング中においてマスクと して働く。 小さな構造物の場合、フォトレジスト内の窓は、フォトレジストからなるパタ ーニングされたセグメントよりも形成が困難である。したがって、形成されるこ とが意図されるコンタクト/ビア開口部および金属配線のサイズ、形状および位 置と実質的に同一なサイズ、形状および位置を各々が有する窓をフォトレジスト 内に含むマスクを用いるより、形成されることが意図されるコンタクト/ビア開 口部および金属配線のサイズ、形状および位置と実質的に同一なサイズ、形状お よび位置を各々が有するフォトレジストのパターニングされたセグメントを含む マスクを用いての方が、コンタクト/ビア開口部および金属配線の形成がよりよ く達成される。明るいフィールドのレクティルを用いてフォトレジストのパター ニングされたセグメントを含むマスクを形成することにより、暗いフィールドの レクティルを用いてフォトレジスト内に小さな窓をパターニングすることの制限 が回避される。したがって、明るいフィールドのレクティルを用いてフォトレジ ストのパターニングされたセグメントを含むマスクを形成する本発明のこの方法 は、そのような小さな構造物を形成する正確さを向上させる。 半導体集積回路の作製において、ドープされた領域10を、図1に示されるよ うに、半導体基板12の主表面、またはその上に形成されるエピタキシャル層( 図示せず)内に形成する。1つの装置を他の装置から分離するために、フィール ド酸化物14などの酸化物領域を形成してもよい。 マスキング、エッチング、ドーピング、酸化物形成などのさまざまな工程によ って装置が一旦規定されると、金属相互接続部などの相互接続部を形成して、装 置を互いに電気的に接続し、外部回路への導電経路を与えることが必要となる。 従来にあるように、相互接続部形成の前に、誘電体またはパターニング可能な 材料16からなる層を形成する。これは、相互接続部への短絡を防ぐために、フ ィールド酸化物14およびすべての下層の導電領域を覆う。これら下層の導電領 域は、たとえばゲート制御領域の形成に用いられてもよいポリシリコンと、ソー ス/ドレイン領域など、半導体基板内のドープされた領域10とを含んでもよい 。誘電体16の層は第1の層間誘電体と称される。この誘電体層16は下層の導 電領域を絶縁する。 本発明のこの方法はこの誘電体層16の形成で始まる。この誘電体層16は酸 化物を含んでもよく、したがってここでは酸化物の層と呼ばれる。この酸化物の 層16は、従来の工程によって、本技法において用いられる典型的な厚みに形成 される。好ましくは、酸化物層16は平坦化される。このような平坦化はエッチ バックまたは研磨によって達成され得る。研磨は、化学機械研磨を含んでもよい 。 本発明に従うと、酸化物層16に転写されるべき所望のパターンの輪郭を記す 、フォトレジストからなるパターニングされたセグメントを含むマスクが提供さ れる。より具体的には、フォトレジストからなる第1の層18が酸化物層16上 に形成される。フォトレジストからなる第1の層18は、露光され現像されて、 そこにパターンを形成する。特に、明るい領域と、フォトレジストの第1の層1 8に形成されるべきパターンの輪郭を記す暗い領域とを有するレクティルマスク つまり明るいフィールドのレクティルを通してUV光が透過される。明るい領域 は透明であり、暗い領域は不透明である。したがって、フォトレジストの第1の 層18の、明るい領域下の部分は、露光されて、図1に示される領域20のよう な露光された領域となる。フォトレジストからなる第1の層の、暗い領域下の部 分は、露光されず、図1に示される領域22のような露光されない領域のまま残 る。この発明に従うと、露光されない領域22は、酸化物層16に形成されるこ とが意図される特徴のサイズ、形状および位置と実質的に同一のサイズ、形状お よび位置を有する。フォトレジスト層18の露光された領域20は現像される。 露光されない領域つまり領域22はそのまま残る。 一旦パターニングされた、フォトレジストからなる第1の層18(以下、フォ トレジストからなるパターニングされたセグメントと称する)はマスクとして働 く。上述のように、フォトレジストからなるパターニングされたセグメント18 は、下層の材料つまり酸化物層18を、この場合はその酸化物層のエッチングに 対応する後の処理から保護する。 上述のように、フォトレジストからなるパターニングされたセグメント18は 、明るいフィールドのレクティルにおける暗い領域によって輪郭を記される。フ ォトレジストからなるパターニングされたセグメント18を形成するため、明る いフィールドのレクティルにおいて暗い領域を取り囲む明るい領域を通してUV 光が透過される。酸化物層16にパターニングされるべき構造物が小さい場合、 明 るいフィールドのレクティルにおける暗い領域はその明るい領域に比して小さい 。したがって、過度露光技法に依存することなくフォトレジストを適切に露光す るような十分な光レベルが達成される。 図2は、そのようにして形成される、フォトレジストからなる1つのそのよう なパターニングされたセグメント18を示す。フォトレジストからなる1つのそ のようなパターニングされたセグメントが図示されているが、実際には、フォト レジストからなる複数のそのようなパターニングされたセグメントが形成される ことが当業者には容易に理解されるであろう。図2に示されるフォトレジストか らなるパターニングされたセグメントのような、フォトレジストからなるパター ニングされたセグメント18は、後の酸化物層16のパターニングのためのマス クとして働く。一般に、フォトレジストからなるパターニングされたセグメント 18は、相互接続部または他の小さな構造物の形成が意図される、酸化物層16 内の領域上にある。フォトレジスト18からなるパターニングされたセグメント のサイズは、フォトレジストの過度露光を必要とすることなしに約0.5μm未 満であってもよい。 酸化物層16はエッチングされて、図3に示される段差24のような段差がそ こに形成される。1つのそのような段差24が酸化物層16に形成されるよう示 されているが、実際には複数のそのような段差が形成されることが当業者には容 易に理解されるであろう。この段差は、酸化物層16の下の部分をエッチングか ら保護する、フォトレジストからなるパターニングされたセグメント18下に形 成される。この結果、フォトレジストからなるパターニングされたセグメント1 8はエッチング中においてマスクとして働く。この発明に従うと、段差24は、 酸化物層16内に形成されることが意図される特徴のサイズ、形状および位置と 実質的に同一のサイズ、形状および位置を有する。 次いで、フォトレジスト18からなるパターニングされたセグメント18を除 去する。図4は、フォトレジストからなるパターニングされた第1の層18が除 去された後の酸化物層16における段差24を示す。 平坦化可能な材料からなる層26が酸化物層16上に形成される。本発明の一 実施例では、平坦化可能な材料からなる層26は、フォトレジストからなる第2 の層を含む。フォトレジストからなる第2の層26の厚みは、好ましくは、図5 に示されるように段差24を覆うのに十分なものである。好ましくは、フォトレ ジストからなる第2の層26は、スピン・オンのフォトレジストを用いて達成さ れてもよいような実質的に平らまたは平坦な表面を有する。 スピン・オンのフォトレジストは、堆積の後に乾かされ平坦になる。 先のステップ、つまり酸化物層16をエッチングした後に、フォトレジストか らなるパターニングされたセグメント18を除去するステップは、フォトレジス トからなる平坦化された第2の層26を設けるのを助ける。フォトレジストから なるパターニングされたセグメント18が上に形成された段差24上に、フォト レジストからなる第2の層26を堆積すると、フォトレジストからなる第2の層 がその段差上において一様に滑らかにならない。 フォトレジストからなる第2の層26は、酸化物層16における段差24が図 6に示されるように露出されるよう、エッチバックによって平坦化される。 露出された酸化物はエッチングされ、したがって、開口部28が酸化物層16 において図7に示されるように形成される。1つのそのような開口部28が酸化 物層16に形成されるよう示されているが、実際には複数のそのような開口部が 形成されることが当業者には容易に理解されるであろう。フォトレジストからな る第2の層26は、酸化物層16のエッチング中において、エッチングマスクと して働く。したがって、エッチングプロセスは、フォトレジストからなる第2の 層26ではなく、酸化物層16を選択的にエッチングしなければならない。本発 明に従うと、開口部28は、明るいフィールドのレクティルの暗い領域によって 輪郭を記される、フォトレジストからなるパターニングされたセグメント18に よって輪郭を記されるサイズ、形状および位置を有する。 処理のこの段階で、フォトレジストからなる第2の層26を除去し、開口部2 8を金属等の材料で充填して、図8に示されるように相互接続部30を形成して もよい。本発明の実施において好適に用いられる金属の例としては、タングステ ンおよびアルミニウムが含まれる。チタニウムおよびチタニウム−タングステン も、相互接続部30を形成するのに用いられてもよい。しかしながら、相互接続 部30に対して用いられるメタライゼーションは従来のものであり、本発明の一 部を形成するものではない。本発明のこの方法は酸化物層16に開口部28をエ ッチングすることに限定されるものではないことが理解される。この発明のこの 方法は酸化物以外の材料において特徴をパターニングすることに使用を見出し、 したがって、酸化物層16は、ここでは材料の層として大きく称される。他の誘 電体層と並んで、金属および半導体のような他の材料もパターニングされてもよ い。 代替的実施例では、段差24を覆うのに、フォトレジストからなる第2の層を 用いない。代わりに、下に記載されるような、フォトレジスト以外の平坦化可能 な材料からなる層26が用いられる。 このプロセスの流れは、酸化物層16において段差24をエッチングし、フォ トレジストからなるパターニングされたセグメント18を除去する過程を通して は、上述のステップと同一である。図4は、この処理におけるこの段階での酸化 物層16における段差24を示す。代替的実施例では、平坦化可能な材料からな る層26を酸化物層16上に形成する。フォトレジストからなる第2の層26の 場合と同様、平坦化可能な材料からなる層26の厚みは、好ましくは、図5に示 されるように段差24を覆うのに十分なものである。 平坦化可能な材料26からなる層26は、酸化物層16における段差24が図 6に示されるように露出されるよう、エッチバックまたは研磨によって平坦化さ れる。 好ましくは、平坦化可能な材料からなる層26は研磨によって平坦化される。 研磨されない、たとえば、スピン・オンのフォトレジストは、乾燥で、ローカル 領域上にわたってのみ平坦になる。加えて、スピン・オンのフォトレジストは、 大きすぎる孔および/または特徴上に形成される場合には、平らにならない。対 照的に、研磨によれば、平坦化可能な材料からなる層26は、より大きな孔およ び/または特徴上と並んで、より広い領域上においても、一様に滑らかなものと なる。したがって、研磨によって、平坦化可能な材料からなる層26は段差24 上にわたって一様に滑らかになり得る。この研磨は化学機械研磨を含んでもよい 。 上述したように、露出された酸化物はエッチングされ、それによって、図7に 示されるように酸化物層16において開口部28を形成する。平坦化可能な材料 からなる層26は酸化物の層16のエッチング中におけるマスクとして働く。こ の結果、このエッチングプロセスは、酸化物の層16を選択的にエッチングし、 平坦化可能な材料からなる層26はエッチングしないようにしなければならない 。したがって、エッチバックまたは研磨のいずれかによって平坦化可能であり、 かつ材料の層16をエッチングするのに用いられるエッチング剤に対し耐性のあ る任意の材料であれば、平坦化可能な材料からなる層26として用いてよい。こ の場合、酸化物からなる層16が材料の層である。したがって、平坦化可能な材 料からなる層26は材料の層16(酸化物の層)をエッチングするのに用いられ るエッチング剤に対し耐性を有していなければならない。この結果、材料の層1 6(酸化物の層)は平坦化可能な材料からなる層26に対して選択的にエッチン グされる。 代替的に、平坦化可能な材料からなる層26は研磨され得る酸化物を含んでも よく、材料の層16は窒化物、たとえばBN(窒化ホウ素)を含んでもよい。窒 化ホウ素は酸化物に対して選択的にエッチングされ得る。他の好適に用いられる 平坦化可能な材料を本発明のこの方法に用いてもよい。本発明のこの方法に好適 に用いられる別の平坦化可能な材料の例にはポリシリコンが含まれる。材料の層 16が酸化物を含む場合、ポリシリコンも平坦化可能な材料からなる層26とし て用いられ得る。ポリシリコンも研磨によって平坦化される。 加えて、材料の層16が酸化物を含む場合には、平坦化可能な材料からなる層 26としてポリイミドを用いてもよい。ポリイミドは堆積で平らになり、エッチ バックされることによって段差24を露出し得る。逆に、平坦化可能な材料から なる層26として酸化物を用いてもよく、材料の層16がポリイミドを含んでも よい。上述したように、酸化物は研磨によって平坦化される。 処理のこの段階で、図8に示されるように、平坦化可能な材料からなる層24 を取除き、開口部28を金属などの材料で充填して、相互接続部30を形成して もよい。上述したように、本発明の実施にあたり好適に使用される金属の例には 、タングステンおよびアルミニウムが含まれる。相互接続部30を形成するのに 、チタニウムおよびチタニウムタングステンを用いてもよい。相互接続部30に 対して用いられるメタライゼーションは従来のものであり、本発明の一部を形成 す るものではない。 上述したように、本発明のこの方法は、誘電体からなる層16、特に酸化物か らなる層16において開口部28をエッチングすることに限定されるものではな いことが理解される。他の誘電体と並んで、金属および半導体のような他の材料 もパターニングされてもよい。しかしながら、いずれにしても、フォトレジスト からなる第2の層26であってもよい平坦化可能な材料からなる層26は、材料 の層16をエッチングするのに用いられるエッチング剤に対して耐性がなければ ならない。 本発明のこの方法は、コンタクト/ビア開口部および金属配線のような小さな 構造を規定することにおいて直接的な適用可能性を見出す。本発明のこの方法は 将来の0.25μm技術に適用されてもよい。 産業上の適用可能性 コンタクト、ビアおよび金属配線のような、サイズが0.5μm以下の小さな 構造物を形成するための本発明のこの方法は、深いサブミクロメータIC技術す べての形成において用いられることが期待される。 本発明の好ましい実施例の前述の記載は例示および説明の目的で与えられたも のである。それは、網羅的ではなく、開示される形態そのものに本発明を限定す るよう意図されるものでもない。明らかに、数多くの修正および変形が当業者に は明らかである。膜および材料の数多くの変形が可能である。本発明は、MOS またはバイポーラプロセスにおける他の作製技術において実施されることが可能 である。同様に、記載されるいずれのプロセス工程も、同じ結果を達成する目的 で、他の工程との相互交換が可能であるかもしれない。実施例の選択および記載 は、本発明の原理およびその実際の適用を最もよく説明し、それによって、当業 者が、さまざまな実施例に対し、および意図される特定的な使用に適合するさま ざまな修正物を伴って、本発明を理解することを可能にするようなされた。本発 明の範囲はここに添付される請求の範囲およびそれらの均等物によって規定され ることが意図される。
【手続補正書】特許法第184条の8第1項 【提出日】平成10年3月19日(1998.3.19) 【補正内容】 集積回路において小さな構造物を形成するための像反転技術 技術分野 本発明は、一般に、半導体基板上に形成される集積回路において用いられるべ きコンタクト、ビアおよび金属配線等の小さい構造物(0.5μm以下のサイズ )を作製することに関し、より特定的には、明るいフィールドのレクティルがそ のような小さい構造物の形成において用いられることを可能にする方法に関する 。 背景技術 US−A−5 328 810は、フォトリソグラフィ工程の最小マスキング ピッチを低減するための方法を開示している。この工程は主マスクを用いて開始 され、1組の犠牲マンドレル片が作られる。次いで、等角ストリンガ層(conform al stringer layer)を堆積し次いで非等方性エッチングすることによって、各マ ンドレル片の頂部を露出させる。次いでこれらマンドレル片を除去する。 US−A−5 270 236およびEP−A−0 384 145にも、関 連の先行技術が開示されている。 本集積回路装置は、シリコン基板上に形成され、その基板内において、ソース またはドレイン接続がなされ、ゲート制御領域により分離されるドープされた領 域を含む。ソース、ゲートおよびドレイン電極への電気的接続は、たとえば金属 相互接続部等、層間誘電体によって基板上に支持される相互接続部によってなさ れる。 従来の集積回路は複数階層の相互接続部を用いる。たとえば、第1階層のパタ ーニングされた相互接続部は所望されるパターンにおいてソースコンタクトおよ びドレインコンタクトならびにゲート電極に接触する。第1階層のパターニング された相互接続部の形成は、従来的には、半導体基板上における酸化物の堆積が 後に続く。この酸化物が上述の層間誘電体を形成する。この酸化物はシーケンス でパターニングされエッチングされて、その中にコンタクト/ビア開口部を形成 する。この層間誘電体のこれらコンタクト/ビア開口部は、ブランケット金属堆 積を用いて金属プラグで充填され、次いでエッチバックされるかまたは研磨され る。第2階層のパターニングされた相互接続部を含むパターニングされた金属配 線の層がその層間誘電体上に形成される。金属プラグは、第1階層のパターニン グされた相互接続部と第2階層のパターニングされた相互接続との間の電気的接 触を形成する。パターニングされた金属配線または相互接続部のさらなる階層を請求の範囲 1.半導体基板(12)上に作られる誘電体材料の層(16)に形成される開口 部(28)を規定するパターニングされたセグメントを含むフォトレジストマス ク(18)を形成するよう、明るいフィールドのレクティルを用いるための方法 であって、 前記半導体基板(12)上に形成される前記誘電体材料の層(16)上に前記 フォトレジストの層(18)を形成するステップと、 前記フォトレジストの層(18)を光にさらすステップとを含み、前記光は前 記フォトレジストの層に向かって前記明るいフィールドのレクティルを介して透 過され、前記明るいフィールドのレクティルは明るい領域と暗い領域とからなる パターンを有し、前記明るい領域は前記光が通過して前記明るい領域下の前記フ ォトレジストの層の部分に当ることを可能にし、前記部分は露光された領域(2 0)となり、前記暗い領域は前記光が通過して前記暗い領域下の前記フォトレジ ストの層の他の部分に達するのを防ぎ、前記他の部分は露光されない領域(22 )のままであり、前記パターンは前記開口部の反転像を含み、前記暗い領域およ び前記暗い領域下の前記露光されない領域は、前記開口部(28)を表わし、か つ前記開口部(28)のサイズ、形状および位置を規定するサイズ、形状および 位置を有し、前記明るい領域および前記明るい領域下の前記露光された領域は前 記開口部間の間隔を表わし、前記方法はさらに、 前記フォトレジストの層(18)を現像し、それによって、前記フォトレジス トの層の前記露光された領域を除去するステップを含み、前記露光されない領域 (22)はそのまま残り、それによって、前記フォトレジストマスク(18)の 前記パターニングされたセグメントを形成し、前記パターニングされたセグメン トは前記暗い領域のパターンを複製し、前記方法はさらに、 前記誘電体材料の層(16)をエッチングしてその中に複数の段差を形成する ステップを含み、段差(24)はフォトレジストの前記パターニングされたセグ メントの各々の下に形成され、前記段差は前記複数の段差のうちの1つであり、 前記複数の段差は前記誘電体材料の層(16)に形成されることが意図される前 記開口部の前記サイズ、前記形状および前記位置の輪郭を記し、前記方法はさら に、 前記フォトレジストの層(18)を除去するステップと、 前記誘電体材料の層(16)上に、平坦化可能な材料からなる層(26)を堆 積するステップと、 前記平坦化可能な材料からなる層(26)の或る部分を除去することによって 、前記誘電体材料の層(16)において前記複数の段差を露出させるステップと 、 前記誘電体材料の層(16)をエッチングすることによってその中に前記開口 部(28)を形成するステップとを含み、前記平坦化可能な材料からなる層(2 6)はエッチング中においてマスクとして働く、明るいフィールドのレクティル を用いるための方法。 2.前記平坦化可能な材料からなる層(26)の成る部分を除去するステップは エッチバックまたは研磨によって達成される、請求項1に記載の方法。 3.前記平坦化可能な材料からなる層(26)の或る部分を除去するステップに よって前記平坦化可能な材料からなる層(26)は平坦化される、請求項2に記 載の方法。 4.前記平坦化可能な材料からなる層(26)は、前記材料の層(16)をエッ チングしてその中に前記開口部(28)を形成した後に除去される、請求項1に 記載の方法。 5.前記誘電体材料の層(16)は、酸化物、窒化ホウ素およびポリイミドから なる材料の群から選択される、請求項1に記載の方法。 6.前記平坦化可能な材料からなる層(26)は、フォトレジスト、ポリシリコ ン、ポリイミドおよび酸化物からなる材料の群から選択される、請求項1に記載 の方法。 7.前記平坦化可能な材料からなる層(26)は、フォトレジストからなる第2 の層(26)を含む、請求項6に記載の方法。 8.前記フォトレジストからなる第2の層(26)の或る部分を除去するステッ プはエッチバックによって達成される、請求項7に記載の方法。 9.前記開口部(28)の少なくとも1つは金属で充填される、請求項1に記載 の方法。 10.前記平坦化可能な材料からなる層(26)が前記誘電体材料の層(16) において各前記段差(24)を覆うよう、前記平坦化可能な材料からなる層(2 6)は前記誘電体材料の層(16)上に堆積される、請求項1に記載の方法。
───────────────────────────────────────────────────── 【要約の続き】 形成が困難である。明るいフィールドのレクティルを用 いることによって、フォトレジストからなるパターニン グされたセグメント(18)を含むマスクを形成する本 発明のこの方法を用いることにより、暗いフィールドの レクティルを用いてフォトレジストに小さな窓をパター ニングすることの制限が回避される。したがって、小さ な構造物を形成する正確度が向上する。

Claims (1)

  1. 【特許請求の範囲】 1.半導体基板(12)上に形成される材料の層(16)において各々が或るサ イズ、形状および位置を有する開口部(28)をパターニングするために、フォ トレジストの第1の層(18)から形成されるフォトレジストからなるパターニ ングされたセグメント(18)を含むマスクを形成するよう、明るいフィールド のレクティルを用いるための方法であって、前記方法は、 (a) 前記半導体基板(12)上に形成される前記材料の層(16)上に前 記フォトレジストからなる第1の層(18)を形成するステップと、 半導体基板上に形成される層の材料上に、フォトレジストからなる第1の層を 形成するステップと、 (b) 露光された領域(20)になるよう、前記フォトレジストの第1の層 (18)の部分上に光を向ける明るい領域と、露光されない領域(22)のまま 残るよう、前記フォトレジストの第1の層(18)の部分を露光しないようにす る暗い領域とを有する明るいフィールドのレクティルを介して光を透過すること により、前記フォトレジストの第1の層(18)を露光するステップとを含み、 前記露光されない領域(22)は、前記材料の層(16)に形成されることが意 図される前記開口部(28)の前記サイズ、前記形状および位置と実質的に同一 であるサイズ、形状および位置を有し、前記方法はさらに、 (c) 前記フォトレジストの第1の層(18)を現像し、それによって、前 記フォトレジストの第1の層(18)の前記露光された領域(20)を除去する ステップを含み、前記露光されない領域(22)はそのまま残り、それによって 、フォトレジストからなる前記パターニングされたセグメント(18)を形成し 、フォトレジストからなる各前記パターニングされたセグメント(18)は、前 記材料の層(16)に形成されることが意図される前記開口部(28)の前記サ イズ、前記形状および前記位置と実質的に同一なサイズ、形状および位置を有し 、前記方法はさらに、 (d) 前記材料の層(16)をエッチングし、それによって、その中におい て、エッチング中にマスクとして働くフォトレジストの前記パターニングされた セグメント(18)の各々の直下に段差(24)を形成するステップを含み、各 前記段差(24)は、前記材料の層(16)において形成されることが意図され る前記開口部(28)のうちの1つの前記サイズ、前記形状および前記位置と実 質的に同一なサイズ、形状および位置を有し、前記方法はさらに、 (e) 前記フォトレジストの第1の層(18)を除去するステップと、 (f) 前記材料の層(16)上に、平坦化可能な材料からなる層(26)を 堆積させるステップと、 (g) 前記平坦化可能な材料からなる層(26)の或る部分を除去し、それ によって、前記材料の層(16)において各前記段差(24)を露出させるステ ップと、 (h) 前記材料の層(16)ををエッチングしそれによってその中に前記開 口部(28)を形成するステップとを含み、前記平坦化可能な材料からなる層( 26)はエッチング中においてマスクとして働く、明るいフィールドのレクティ ルを用いるための方法。 2.前記平坦化可能な材料からなる層(26)の或る部分を除去するステップは エッチバックまたは研磨によって達成される、請求項1に記載の方法。 3.前記平坦化可能な材料からなる層(26)の或る部分を除去するステップに よって前記平坦化可能な材料からなる層(26)は平坦化される、請求項2に記 載の方法。 4.前記平坦化可能な材料からなる層(26)は、前記材料の層(16)をエッ チングしてその中に前記開口部(28)を形成した後に除去される、請求項1に 記載の方法。 5.前記材料の層(16)は、酸化物、窒化ホウ素およびポリイミドからなる材 料の群から選択される、請求項1に記載の方法。 6.前記平坦化可能な材料からなる層(26)は、フォトレジスト、ポリシリコ ン、ポリイミドおよび酸化物からなる材料の群から選択される、請求項1に記載 の方法。 7.前記平坦化可能な材料からなる層(26)は、フォトレジストからなる第2 の層(26)を含む、請求項6に記載の方法。 8.前記フォトレジストからなる第2の層(26)の或る部分を除去するステッ プはエッチバックによって達成される、請求項7に記載の方法。 9.前記開口部(28)の少なくとも1つは金属で充填される、請求項1に記載 の方法。 10.前記平坦化可能な材料からなる層(26)が前記材料の層(16)におい て各前記段差(24)を覆うよう、前記平坦化可能な材料からなる層(26)は ステップ(f)において前記材料の層(16)上に堆積される、請求項1に記載 の方法。
JP53802997A 1996-04-22 1997-02-04 集積回路において小さな構造物を形成するための像反転技術 Expired - Lifetime JP4169785B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/635,988 1996-04-22
US08/635,988 US5834159A (en) 1996-04-22 1996-04-22 Image reversal technique for forming small structures in integrated circuits
PCT/US1997/000961 WO1997040526A1 (en) 1996-04-22 1997-02-04 An image reversal technique for forming small structures in integrated circuits

Publications (2)

Publication Number Publication Date
JP2000509555A true JP2000509555A (ja) 2000-07-25
JP4169785B2 JP4169785B2 (ja) 2008-10-22

Family

ID=24549941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53802997A Expired - Lifetime JP4169785B2 (ja) 1996-04-22 1997-02-04 集積回路において小さな構造物を形成するための像反転技術

Country Status (6)

Country Link
US (1) US5834159A (ja)
EP (1) EP0895656B1 (ja)
JP (1) JP4169785B2 (ja)
KR (1) KR100443064B1 (ja)
DE (1) DE69712478T2 (ja)
WO (1) WO1997040526A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229153A (ja) * 1997-02-13 1998-08-25 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
US5922515A (en) * 1998-02-27 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Approaches to integrate the deep contact module
DE19829152A1 (de) * 1998-05-05 1999-11-18 United Microelectronics Corp Doppeltes Damaszierverfahren
GB2340302B (en) * 1998-07-29 2000-07-26 United Microelectronics Corp Method of manufacture using dual damascene process
US6221777B1 (en) 1999-06-09 2001-04-24 Advanced Micro Devices, Inc. Reverse lithographic process for semiconductor vias
US6277544B1 (en) * 1999-06-09 2001-08-21 Advanced Micro Devices, Inc. Reverse lithographic process for semiconductor spaces
TW521316B (en) * 2000-11-09 2003-02-21 Macronix Int Co Ltd Manufacturing method for reducing critical dimensions
US6929961B2 (en) * 2003-12-10 2005-08-16 Hitachi Global Storage Technologies Netherlands B. V. Dual function array feature for CMP process control and inspection
US7268080B2 (en) * 2005-11-09 2007-09-11 Infineon Technologies Ag Method for printing contacts on a substrate
US7678704B2 (en) * 2005-12-13 2010-03-16 Infineon Technologies Ag Method of making a contact in a semiconductor device
US20080085600A1 (en) * 2006-10-10 2008-04-10 Toshiharu Furukawa Method of forming lithographic and sub-lithographic dimensioned structures
KR101918945B1 (ko) 2017-01-17 2018-11-15 주식회사 동구전자 믹싱볼의 증기 배출 장치
KR101918946B1 (ko) 2017-01-17 2018-11-15 주식회사 동구전자 자동판매기의 혼합장치
KR102370728B1 (ko) * 2017-10-17 2022-03-07 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238810A (en) * 1986-09-22 1993-08-24 Nippon Telegraph And Telephone Corporation Laser magnetic immunoassay method and apparatus thereof
US5091342A (en) * 1989-02-24 1992-02-25 Hewlett-Packard Company Multilevel resist plated transfer layer process for fine line lithography
EP0453644B1 (de) * 1990-04-27 1995-05-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5283208A (en) * 1992-12-04 1994-02-01 International Business Machines Corporation Method of making a submicrometer local structure using an organic mandrel

Also Published As

Publication number Publication date
KR20000010559A (ko) 2000-02-15
EP0895656A1 (en) 1999-02-10
KR100443064B1 (ko) 2004-09-18
US5834159A (en) 1998-11-10
DE69712478T2 (de) 2003-01-09
WO1997040526A1 (en) 1997-10-30
EP0895656B1 (en) 2002-05-08
DE69712478D1 (de) 2002-06-13
JP4169785B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
US6432619B2 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US4707218A (en) Lithographic image size reduction
US5043295A (en) Method of forming an IC chip with self-aligned thin film resistors
KR100350289B1 (ko) 배선과 자기 정렬되는 서브임계 콘택 홀의 형성 방법
JP2000509555A (ja) 集積回路において小さな構造物を形成するための像反転技術
JPH02276248A (ja) 導電性スタツド及び導線を形成する方法
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0729846A (ja) 半導体装置の電極形成方法
US6372647B1 (en) Via masked line first dual damascene
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
JP2778996B2 (ja) 半導体装置の製造方法
JPH07307333A (ja) パターン形成方法
US6639320B2 (en) Reticle for creating resist-filled vias in a dual damascene process
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP2932462B1 (ja) 半導体製造の表面パターニング方法
JPH07130741A (ja) 半導体装置の製造方法
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR910001193B1 (ko) 반도체 장치의 제조방법
KR0184059B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030037927A (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
JPS6370425A (ja) 微細パタ−ン形成方法
JPH038338A (ja) 多層配線構造の製造方法
JPS5896737A (ja) 半導体装置の製造方法
JPH06151605A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term