JPH01273313A - パターニング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の１ この発明はパターニング方法に関し、特に例えば半導体
製造工程における導電層のパターニングに好適するもの
である。

従】ぴυ支床− 半導体装置の製造工程において、導電層をパターニング
する工程がある。このパターニング方法として、従来、
フォトエツチング法とリフトオフ法とがある。前者は、
■導電層を形成し、■この導電層の上にフォトレジスト
層を形成し、■このフォトレジスト層を露光・現像して
所望パターンと逆のパターンの窓孔を形成し、■この窓
孔から露出した導電層をエッチグ除去し、■最後にフォ
トレジスト層を除去して、このフォトレジスト層と同一
パターンの導電層を得る方法である。後者は、■フォト
レジスト層を形成し、■このフォトレジスト層を露光・
現像して所望パターンと逆のパターンのフォトレジスト
層を形成し、■その上から全面に導電層を形成し、■最
後にフォトレジスト層を溶剤で溶解してその上の導電層
とともに除去することにより、所望パターンの導電層を
得る方法である。

前記の三方法のうち、後者のリフトオフ法は、前者のフ
ォトエツチング法に比較して一工程少なくてすみ、原価
低減のためにすぐれた方法である。しかも、エツチング
が困難な金属やエツチングは可能であっても、非常に高
価であったり危険であるエツチング液を使用しなければ
ならない金属に対しては有効な方法である。

［１（＋’　　　　　　−ｉ しかしながら、上記リフトオフ法は、導電層が厚い場合
、ステップカバレッジの程度によっては、正確なパター
ンが得られにくいといった問題があった。

−、の この発明は上記問題点を解決するために提案されたもの
で、第１のフォトレジスト層を露光・現像し、その上か
ら導電層を形成したのち、第２のフォトレジスト層を形
成し、このフォトレジスト層を露光・現像して所望部分
のみを残し、その上からサンドブラストして第１のフォ
トレジスト層上の導電層を除去することを特徴とするも
のである。

主１ 上記の方法によれば、導電層をエツチングによってパタ
ーニングしないので、エツチングの困難な金属で形成さ
れた導電層のパターニングが可能であることはもちろん
のこと、ステップカバレッジの程度にかかわらずサンド
ブラストでパターニングできる。

実」１例− 以下、この発明の一実施例を第１図ないし第８図を参照
して説明する。

まず、シリコン等の半導体基板１の上に絶縁層の一例と
して熱酸化による酸化膜２を形成する（第２図）。

次に、酸化膜２の上に第１のフォトレジスト層３を形成
する（第３図）。

上記の第１のフォトレジスト層３を露光・現像して所望
パターンの窓孔３ａを形成し、さらにこの窓孔３ａから
露出している酸化膜２をエツチングして窓孔２ａを形成
する（第４図）。

続いて、窓孔３ａから露出している半導体基板１の上お
よび残っている第１のフォトレジスト層３の上に蒸着、
スパッタ等により導電層４を形成する（第５図）。

従来はこの段階で、第１のフォトレジスト層３を有機溶
剤で膨潤させて、ステップカバレッジ部分の導電層４ａ
を切断し、次いでこの第１のフォトレジスト層３を溶解
して、その上の導電層４とともに除去していた。

しかし、この発明では、導電層４の上に第２のフォトレ
ジスト層５を形成する（第６図）。

この第２のフォトレジスト層５を露光・現像して、酸化
膜２の窓孔２ａ内の導電層４ａの上のみに第２のフォト
レジスト層５を残す。そして、その上から砥粒６を吹き
付けてサンドブラストを行なう（第１図）。

すると、第１のフォトレジスト層３の上の導電層される
こともあるが、同様に何ら問題にならない。（第７図）
。

最後に、第１．第２のフォトレジスト層３，５を溶解除
去すれば、所望パターンの導電層４ａが得られる（第８
図）。

なお、上記第１．第２のフォトレジスト層３゜５は、同
一のものを用いても異なるものを用いてもよい。

また、導電層４が第２のフォトレジスト層５よりもサン
ドブラストされにくい材質のものである場合は、第２の
フォトレジスト層５を導電層４よりも厚く形成すればよ
い。

さらに、上記実施例は、導電層４によるパターンを形成
する下地材料が半導体基板１の場合について説明したが
、多層配線における中間配線層や上部配線層のパターニ
ングにも実施できる。

発１に文口」 以上のように、この発明によれば、サンドブラスト法を
採用したので、エツチングが困難な金属よりなる導電層
のパターニングが可能であることはもちろん、従来のり
フトオフ法に比較して、導電層のステップカバレッジの
程度によらず、正確なパターニングが行なえる利点があ
る。

【図面の簡単な説明】

第１図ないし第８図はこの発明の一実施例のパターニン
グ方法について説明するための各工程の断面図である。 １・・・下地材料（半導体基板）、 ２・・・絶縁層（酸化膜）、 ３・・・第１のフォトレジスト層、 ４・・・導電層、 ５・・・第２のフォトレジスト層、 ６・・・砥粒。

Claims (1)

1. 【特許請求の範囲】 （ａ）下地材料上に絶縁層を形成する工程と、 （ｂ）前記絶縁層上に第１のフォトレジスト層を形成し
   、露光・現像して窓孔を形成し、この窓孔から露出して
   いる絶縁層をエッチングして絶縁層に窓孔を形成する工
   程と、 （ｃ）前記第１のフォトレジスト層の上および絶縁層の
   窓孔から露出した下地材料上に導電層を形成する工程と
   、 （ｄ）前記導電層の上に第２のフォトレジスト層を形成
   し、露光・現像により絶縁層の窓孔間の導電層上のみに
   第２のフォトレジスト層を残す工程と、 （ｅ）上面よりサンドブラストして、第１のフォトレジ
   スト層上の導電層を除去する工程 とを含むことを特徴とするパターニング方法。