JPH06291116A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06291116A JPH06291116A JP7592493A JP7592493A JPH06291116A JP H06291116 A JPH06291116 A JP H06291116A JP 7592493 A JP7592493 A JP 7592493A JP 7592493 A JP7592493 A JP 7592493A JP H06291116 A JPH06291116 A JP H06291116A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- resist film
- resist
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置においてパターニングすべき膜の上
のレジストを、フォトリソグラィー法の解像限界を超え
て、微細にパターニングすること。 【構成】酸化シリコン膜２０４のパターンニングにより
溝２０６を形成した後、フッ酸によるエッチングを行な
って幅の広い溝２０６ａを形成し、第２のレジスト膜２
０７を塗布し、酸化シリコン膜２０４表面が露出するま
でエッチングし、次に酸化シリコン膜２０４のみをエッ
チング除去する。残された第２のレジスト膜２０７をマ
スクとしてタングステンシリサイド膜２０８のエッチン
グを行なう。 【効果】露光機のフォーカスマージンを超える厚さのレ
ジストパターンを形成できる。又、一定ピッチパターン
での露光機の解像限界を超えた最小間隔を有するレジス
トパターンを形成できる。
のレジストを、フォトリソグラィー法の解像限界を超え
て、微細にパターニングすること。 【構成】酸化シリコン膜２０４のパターンニングにより
溝２０６を形成した後、フッ酸によるエッチングを行な
って幅の広い溝２０６ａを形成し、第２のレジスト膜２
０７を塗布し、酸化シリコン膜２０４表面が露出するま
でエッチングし、次に酸化シリコン膜２０４のみをエッ
チング除去する。残された第２のレジスト膜２０７をマ
スクとしてタングステンシリサイド膜２０８のエッチン
グを行なう。 【効果】露光機のフォーカスマージンを超える厚さのレ
ジストパターンを形成できる。又、一定ピッチパターン
での露光機の解像限界を超えた最小間隔を有するレジス
トパターンを形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にパターンの形成方法に関する。
に関し、特にパターンの形成方法に関する。
【０００２】
【従来の技術】従来、半導体装置の配線層は、フォトリ
ソグラフィー法によるパターニングで形成されてきた。
第１の従来例は図３（ａ）に示すように、レジスト膜３
０５を露光・現像により、例えば、最小加工寸法０．６
μｍの場合、最小ピッチ１．２μｍ，最小線幅０．６μ
ｍのパターンに形成する際、露光機のフォーカスマージ
ンが０．５μｍのとき、レジスト膜３０５の切れ不良を
防ぐため、レジスト膜３０５の膜厚は０．５μｍ以下に
しなければならない。そのレジスト膜３０５パターンと
をマスクとしてアルミニウム系合金膜３０３をＢＣｌ3
系のガスでエッチングして図３（ｂ）に示すように配線
層３０３ａを形成する際、アルミニウム系合金膜３０３
のレジスト膜３０５に対するエッチング選択比は１：１
程度なので用いるアルミニウム系合金膜３０３の厚さは
レジスト膜３０５の厚さ以下、即ち０．５μｍ以下でな
いとパターニングすることができない。
ソグラフィー法によるパターニングで形成されてきた。
第１の従来例は図３（ａ）に示すように、レジスト膜３
０５を露光・現像により、例えば、最小加工寸法０．６
μｍの場合、最小ピッチ１．２μｍ，最小線幅０．６μ
ｍのパターンに形成する際、露光機のフォーカスマージ
ンが０．５μｍのとき、レジスト膜３０５の切れ不良を
防ぐため、レジスト膜３０５の膜厚は０．５μｍ以下に
しなければならない。そのレジスト膜３０５パターンと
をマスクとしてアルミニウム系合金膜３０３をＢＣｌ3
系のガスでエッチングして図３（ｂ）に示すように配線
層３０３ａを形成する際、アルミニウム系合金膜３０３
のレジスト膜３０５に対するエッチング選択比は１：１
程度なので用いるアルミニウム系合金膜３０３の厚さは
レジスト膜３０５の厚さ以下、即ち０．５μｍ以下でな
いとパターニングすることができない。
【０００３】第１の従来例では、 (1) レジスト膜３０５の膜厚は切れ不良をおこさないよ
うに露光機のフォーカスマージンより小さくしなければ
ならないので配線層を形成するための導電膜のレジスト
膜に対するエッチング選択比に従い、使用できる厚さに
上限があり、配線抵抗を下げる上での制限がもたらされ
る。
うに露光機のフォーカスマージンより小さくしなければ
ならないので配線層を形成するための導電膜のレジスト
膜に対するエッチング選択比に従い、使用できる厚さに
上限があり、配線抵抗を下げる上での制限がもたらされ
る。
【０００４】(2) 配線層間の間隔はレジスト膜の切れ不
良をおこさない幅以上でなければならないので、配線の
ピッチが定まっている場合、配線の幅に上限が与えら
れ、配線抵抗を下げる上での制限がもたらされる。とい
う欠点がある。
良をおこさない幅以上でなければならないので、配線の
ピッチが定まっている場合、配線の幅に上限が与えら
れ、配線抵抗を下げる上での制限がもたらされる。とい
う欠点がある。
【０００５】この欠点は次に述べる第２の従来例で一応
解決することができる。
解決することができる。
【０００６】第２の従来例では、図４（ａ）に示すよう
に１．０μｍの厚さのアルミニウム系合金膜４０３を厚
さ０．５μｍの酸化シリコン膜４０４で被覆し、フォト
リソグラフィー法による厚さ０．５μｍのレジスト膜４
０５のパターンに従い、酸化シリコン膜４０４をＣＨＦ
3 系のガスでエッチングで図４（ｂ）に示すように除去
する。次に図４（ｃ）に示すようにフォトレジスト膜と
酸化シリコン膜の２層膜をマスクとしてアルミニウム系
合金膜４０３をＢＣｌ3 系のガスでエッチングし、配線
層４０３ａを形成する。そして図４（ｄ）に示すように
レジスト膜４０４を剥離する。このとき酸化シリコン膜
４０４のレジスト膜４０５に対するＣＨＦ3 系のガスで
のエッチング選択比は１０以上ある。またアルミニウム
系合金膜４０３の酸化シリコン膜４０４に対するＢＣｌ
3 系のガスでのエッチング選択比は５程度ある。それ故
レジスト膜厚が０．５μｍであっても酸化シリコン膜を
０．５μｍにし、アルミニウム系合金膜厚を１．０μｍ
とすることができる。このようにして、抵抗の低い配線
層を形成することができる。
に１．０μｍの厚さのアルミニウム系合金膜４０３を厚
さ０．５μｍの酸化シリコン膜４０４で被覆し、フォト
リソグラフィー法による厚さ０．５μｍのレジスト膜４
０５のパターンに従い、酸化シリコン膜４０４をＣＨＦ
3 系のガスでエッチングで図４（ｂ）に示すように除去
する。次に図４（ｃ）に示すようにフォトレジスト膜と
酸化シリコン膜の２層膜をマスクとしてアルミニウム系
合金膜４０３をＢＣｌ3 系のガスでエッチングし、配線
層４０３ａを形成する。そして図４（ｄ）に示すように
レジスト膜４０４を剥離する。このとき酸化シリコン膜
４０４のレジスト膜４０５に対するＣＨＦ3 系のガスで
のエッチング選択比は１０以上ある。またアルミニウム
系合金膜４０３の酸化シリコン膜４０４に対するＢＣｌ
3 系のガスでのエッチング選択比は５程度ある。それ故
レジスト膜厚が０．５μｍであっても酸化シリコン膜を
０．５μｍにし、アルミニウム系合金膜厚を１．０μｍ
とすることができる。このようにして、抵抗の低い配線
層を形成することができる。
【０００７】しかしながらエッチング後に配線層上の酸
化シリコン膜を剥離することができない。配線層と配線
層との間に露出している絶縁体膜４０２は通常酸化シリ
コン膜であるため、マスクに用いた酸化シリコン膜を除
去すると、その絶縁体膜もエッチングされるため、下に
別の配線層があるとその後の工程で短絡不良をおこす可
能性があるためである。従ってこの方法で配線層を形成
しようとする場合、酸化シリコンと配線層の合計の高さ
は実質的に１．５μｍとなる。配線間隔は０．６μｍで
あるので、配線層間に絶縁体を埋込んで平坦化層間膜を
形成することが、配線層高さ１．０μｍ配線間隔０．６
μｍの場合に比べより困難である。それ故この配線の上
に更に上層の配線層を形成する場合に必要な平坦化層間
膜を形成する上で不利となる。
化シリコン膜を剥離することができない。配線層と配線
層との間に露出している絶縁体膜４０２は通常酸化シリ
コン膜であるため、マスクに用いた酸化シリコン膜を除
去すると、その絶縁体膜もエッチングされるため、下に
別の配線層があるとその後の工程で短絡不良をおこす可
能性があるためである。従ってこの方法で配線層を形成
しようとする場合、酸化シリコンと配線層の合計の高さ
は実質的に１．５μｍとなる。配線間隔は０．６μｍで
あるので、配線層間に絶縁体を埋込んで平坦化層間膜を
形成することが、配線層高さ１．０μｍ配線間隔０．６
μｍの場合に比べより困難である。それ故この配線の上
に更に上層の配線層を形成する場合に必要な平坦化層間
膜を形成する上で不利となる。
【０００８】
【発明が解決しようとする課題】以上説明したようにレ
ジスト膜をマスクとするエッチングにより配線層を形成
する従来の手法では、配線層の抵抗を下げる上で障害が
あるという問題点がある。
ジスト膜をマスクとするエッチングにより配線層を形成
する従来の手法では、配線層の抵抗を下げる上で障害が
あるという問題点がある。
【０００９】また、レジスト膜と酸化シリコン膜との２
層膜をマスクとするエッチングにより配線層を形成する
手法では配線層の抵抗を下げることはできるが、更に上
層に配線層を形成する上で障害が生じるという問題点が
ある。
層膜をマスクとするエッチングにより配線層を形成する
手法では配線層の抵抗を下げることはできるが、更に上
層に配線層を形成する上で障害が生じるという問題点が
ある。
【００１０】従って本発明の目的は以上の欠点のない配
線層の形成方法を提供することにある。
線層の形成方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、下地基板表面に導電性の第１の膜を被着する
工程と、前記第１の膜に対して選択的エッチング可能な
第２の膜で前記第１の膜を被覆する工程と、前記第２の
膜を選択的に被覆する第１のレジスト膜を形成する工程
と、前記第１のレジスト膜をマスクとして、前記第２の
膜をエッチングして前記第１の膜表面を露出させる工程
と、前記第１のレジスト膜をすべて除去し、第２のレジ
スト膜を塗布法により形成し、前記第２の膜表面が露出
するまで、前記第２のレジスト膜を全面エッチングする
工程と、露出した前記第２の膜をすべてエッチング除去
する工程と、前記第２のレジスト膜をマスクとして前記
第１の膜をエッチングして所定形状にパターニングする
工程とを有し、前記第２の膜の前記第１のレジスト膜に
対するエッチング選択比が、前記第１の膜の前記第２の
レジスト膜に対するエッチング選択比よりも大きいとい
うものである。
造方法は、下地基板表面に導電性の第１の膜を被着する
工程と、前記第１の膜に対して選択的エッチング可能な
第２の膜で前記第１の膜を被覆する工程と、前記第２の
膜を選択的に被覆する第１のレジスト膜を形成する工程
と、前記第１のレジスト膜をマスクとして、前記第２の
膜をエッチングして前記第１の膜表面を露出させる工程
と、前記第１のレジスト膜をすべて除去し、第２のレジ
スト膜を塗布法により形成し、前記第２の膜表面が露出
するまで、前記第２のレジスト膜を全面エッチングする
工程と、露出した前記第２の膜をすべてエッチング除去
する工程と、前記第２のレジスト膜をマスクとして前記
第１の膜をエッチングして所定形状にパターニングする
工程とを有し、前記第２の膜の前記第１のレジスト膜に
対するエッチング選択比が、前記第１の膜の前記第２の
レジスト膜に対するエッチング選択比よりも大きいとい
うものである。
【００１２】また、前記第１のレジスト膜をすべて除去
した後、前記第２のレジスト膜を塗布する前に、前記第
２の膜に等方性エッチングをかける工程を追加してもよ
い。
した後、前記第２のレジスト膜を塗布する前に、前記第
２の膜に等方性エッチングをかける工程を追加してもよ
い。
【００１３】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１４】図１（ａ），（ｂ），（ｃ），（ｄ）は本
発明の配線形成方法の第一実施例の説明のための工程順
断面図である。
発明の配線形成方法の第一実施例の説明のための工程順
断面図である。
【００１５】まず図１（ａ）に示すように、シリコン半
導体基板１０１（図示しないＭＯＳトランジスタなどの
素子やフィールド酸化膜等が形成されている）を被覆し
て層間絶縁膜などの絶縁体膜１０２が設けられた下地基
板に１．０μｍの厚さのＡｌ−Ｓｉなどのアルミニウム
系合金膜１０３を被着し、厚さ１．０μｍの酸化シリコ
ン膜１０４を被着しその表面にフォトリソグラフィー法
により厚さ０．５μｍの第１のレジスト膜１０５のパタ
ーンを形成し、ＣＨＦ3 系のエッチングで酸化シリコン
膜１０４を選択的に除去し、アルミニウム合金系膜１０
３を露出させる。
導体基板１０１（図示しないＭＯＳトランジスタなどの
素子やフィールド酸化膜等が形成されている）を被覆し
て層間絶縁膜などの絶縁体膜１０２が設けられた下地基
板に１．０μｍの厚さのＡｌ−Ｓｉなどのアルミニウム
系合金膜１０３を被着し、厚さ１．０μｍの酸化シリコ
ン膜１０４を被着しその表面にフォトリソグラフィー法
により厚さ０．５μｍの第１のレジスト膜１０５のパタ
ーンを形成し、ＣＨＦ3 系のエッチングで酸化シリコン
膜１０４を選択的に除去し、アルミニウム合金系膜１０
３を露出させる。
【００１６】次に図１（ｂ）に示すように第１のレジス
ト膜１０５を除去した後厚さ１．０μｍ以上の第２のレ
ジスト膜１０７を全面に塗布法で形成した後、エッチン
グにより酸化シリコン膜１０４の表面を露出させる。こ
うして第２のレジスト膜１０７を溝１０６部にのみ残
す。次にＣＨＦ3 系のエッチングで酸化シリコン膜１０
４をすべて除去し、図１（ｃ）に示すように、アルミニ
ウム系合金膜１０３の表面を露出させる。
ト膜１０５を除去した後厚さ１．０μｍ以上の第２のレ
ジスト膜１０７を全面に塗布法で形成した後、エッチン
グにより酸化シリコン膜１０４の表面を露出させる。こ
うして第２のレジスト膜１０７を溝１０６部にのみ残
す。次にＣＨＦ3 系のエッチングで酸化シリコン膜１０
４をすべて除去し、図１（ｃ）に示すように、アルミニ
ウム系合金膜１０３の表面を露出させる。
【００１７】次にアルミニウム系合金膜１０３を第２の
レジスト膜１０７のパターンに従い、図１（ｄ）に示す
ようにＢＣｌ3 系のガスでエッチングし、配線層１０３
ａを形成する。
レジスト膜１０７のパターンに従い、図１（ｄ）に示す
ようにＢＣｌ3 系のガスでエッチングし、配線層１０３
ａを形成する。
【００１８】最小線幅０．６μｍ、最小ピッチ１．２μ
ｍの配線パターンを形成する際、露光機のフォーカスマ
ージンが０．５μｍ以下のとき、レジスト膜に対してＣ
ＨＦ3 系のエッチングの選択比が２：１になる酸化シリ
コン膜１０４を膜厚１．０μｍで形成したパターンを用
いてアルミニウム系合金膜上のレジスト膜１０７パター
ンを膜厚１．０μｍ程度に形成できるためパターニング
可能なアルミニウム系合金膜厚も１．０μｍと厚くでき
る。従って配線層１０３ａの抵抗値を下げることができ
るし、第２の従来例のように、配線層の上に酸化シリコ
ン膜が残ることはないので上層配線を設ける上での障害
は少ない。
ｍの配線パターンを形成する際、露光機のフォーカスマ
ージンが０．５μｍ以下のとき、レジスト膜に対してＣ
ＨＦ3 系のエッチングの選択比が２：１になる酸化シリ
コン膜１０４を膜厚１．０μｍで形成したパターンを用
いてアルミニウム系合金膜上のレジスト膜１０７パター
ンを膜厚１．０μｍ程度に形成できるためパターニング
可能なアルミニウム系合金膜厚も１．０μｍと厚くでき
る。従って配線層１０３ａの抵抗値を下げることができ
るし、第２の従来例のように、配線層の上に酸化シリコ
ン膜が残ることはないので上層配線を設ける上での障害
は少ない。
【００１９】図２（ａ），（ｂ），（ｃ），（ｄ）は本
発明の配線形成方法の第２の実施例の説明のための工程
順断面図である。
発明の配線形成方法の第２の実施例の説明のための工程
順断面図である。
【００２０】まず図２（ａ）に示すように、絶縁体膜２
０２を有する下地基板表面を厚さ０．４μｍのタングス
テンシリサイド膜２０８で被覆し、更に厚さ０．４μｍ
の酸化シリコン膜２０４を被着し、フォトリソグラフィ
ー法により最小線幅０．６μｍ、最小ピッチ１．２μｍ
の膜厚０．２μｍの第１のレジスト膜２０５のパターン
を形成し、ＣＨ3 Ｆ系のガスでエッチングしタングステ
ンシリサイド膜２０８を選択的に露出させる。次に第１
のレジスト膜２０５を除去した後、酸化シリコン膜２０
４をフッ酸でウェットエッチングし、図２（ｂ）に示す
ようにパターン化された酸化シリコン膜の幅を細らせ
（溝２０６を幅を広げて溝２０６ａとし）、最小線幅
（溝２０６ａの幅）４００ｎｍにする。
０２を有する下地基板表面を厚さ０．４μｍのタングス
テンシリサイド膜２０８で被覆し、更に厚さ０．４μｍ
の酸化シリコン膜２０４を被着し、フォトリソグラフィ
ー法により最小線幅０．６μｍ、最小ピッチ１．２μｍ
の膜厚０．２μｍの第１のレジスト膜２０５のパターン
を形成し、ＣＨ3 Ｆ系のガスでエッチングしタングステ
ンシリサイド膜２０８を選択的に露出させる。次に第１
のレジスト膜２０５を除去した後、酸化シリコン膜２０
４をフッ酸でウェットエッチングし、図２（ｂ）に示す
ようにパターン化された酸化シリコン膜の幅を細らせ
（溝２０６を幅を広げて溝２０６ａとし）、最小線幅
（溝２０６ａの幅）４００ｎｍにする。
【００２１】次に図２（ｃ）に示すように、第２のレジ
スト膜２０７を全面に塗布法で形成したのち酸化シリコ
ン膜２０４の表面が露出するまで第２のレジスト膜２０
７をエッチングすることによって溝２０６ａ部にのみ残
す。次に酸化シリコン膜２０４をＣＨ3 Ｆ系のガスです
べてエッチング除去し、最小線幅８００ｎｍ，最小ピッ
チ１２００ｎｍに形成された第２のレジスト膜パターン
に従い、タングステンシリサイド膜２０８をＣＦ4 系の
ガスでエッチングし、図２（ｄ）に示すように、配線層
２０８ａを形成する。
スト膜２０７を全面に塗布法で形成したのち酸化シリコ
ン膜２０４の表面が露出するまで第２のレジスト膜２０
７をエッチングすることによって溝２０６ａ部にのみ残
す。次に酸化シリコン膜２０４をＣＨ3 Ｆ系のガスです
べてエッチング除去し、最小線幅８００ｎｍ，最小ピッ
チ１２００ｎｍに形成された第２のレジスト膜パターン
に従い、タングステンシリサイド膜２０８をＣＦ4 系の
ガスでエッチングし、図２（ｄ）に示すように、配線層
２０８ａを形成する。
【００２２】最小ピッチ１．２μｍで解像できる最小間
隔から定まる、線幅０．６μｍ、膜厚０．２μｍのレジ
ストパターンを用いるとき、レジスト膜２０５パターン
を利用して形成される最小ピッチ１．２μｍ、最小線幅
０．６μｍの酸化シリコン膜パターンに等方的エッチン
グを行なうことで最小幅０．４μｍにした酸化シリコン
膜パターンを用いてタングステンシリサイド膜２０８上
のレジストパターン２０７を最小線幅０．８μｍ、最小
ピッチ１．２μｍに形成できるため、タングステンシリ
サイド配線層２０８ａも最小ピッチを１．２μｍに保っ
たまま最小線幅を従来の０．６μｍから、０．８μｍに
大きくできる。
隔から定まる、線幅０．６μｍ、膜厚０．２μｍのレジ
ストパターンを用いるとき、レジスト膜２０５パターン
を利用して形成される最小ピッチ１．２μｍ、最小線幅
０．６μｍの酸化シリコン膜パターンに等方的エッチン
グを行なうことで最小幅０．４μｍにした酸化シリコン
膜パターンを用いてタングステンシリサイド膜２０８上
のレジストパターン２０７を最小線幅０．８μｍ、最小
ピッチ１．２μｍに形成できるため、タングステンシリ
サイド配線層２０８ａも最小ピッチを１．２μｍに保っ
たまま最小線幅を従来の０．６μｍから、０．８μｍに
大きくできる。
【００２３】以上、第１，第２の実施例いずれにおいて
も酸化シリコン膜マスクによる配線層形成のためのエッ
チングを行なうわけではないので、配線層間に絶縁体を
埋込んで平坦化層間を形成することは、酸化シリコン膜
マスクが配線層上にのっている場合に比べ、容易であ
る。
も酸化シリコン膜マスクによる配線層形成のためのエッ
チングを行なうわけではないので、配線層間に絶縁体を
埋込んで平坦化層間を形成することは、酸化シリコン膜
マスクが配線層上にのっている場合に比べ、容易であ
る。
【００２４】
【発明の効果】以上説明したように本発明は、導電性の
第１の膜を第２の膜で被覆したのち第１のレジスト膜を
マスクとして第２の膜をパターニングする。次に第２の
膜のパターンと相補関係にある第２のレジスト膜パター
ンを形成して、それをマスクにして第１の膜のパターニ
ングを行なって配線層とする。第２の膜の第１のレジス
ト膜に対するエッチング選択比が第１の膜の第２のレジ
スト膜に対するエッチング選択比よりも大きい材料を使
うことにより、露光機のフォーカスマージンより厚い第
２のレジスト膜をマスクとして形成でき、配線層の厚さ
をフォーカスマージンより大きくできる。従って配線層
の低抵抗化と配線の微細化をともに実現できる。しか
も、配線層自体の厚さで定まる段差部を被覆して層間絶
縁膜を形成するので上層配線層を形成する上で格別の障
害は生じない。
第１の膜を第２の膜で被覆したのち第１のレジスト膜を
マスクとして第２の膜をパターニングする。次に第２の
膜のパターンと相補関係にある第２のレジスト膜パター
ンを形成して、それをマスクにして第１の膜のパターニ
ングを行なって配線層とする。第２の膜の第１のレジス
ト膜に対するエッチング選択比が第１の膜の第２のレジ
スト膜に対するエッチング選択比よりも大きい材料を使
うことにより、露光機のフォーカスマージンより厚い第
２のレジスト膜をマスクとして形成でき、配線層の厚さ
をフォーカスマージンより大きくできる。従って配線層
の低抵抗化と配線の微細化をともに実現できる。しか
も、配線層自体の厚さで定まる段差部を被覆して層間絶
縁膜を形成するので上層配線層を形成する上で格別の障
害は生じない。
【図１】本発明の第１の実施例の説明のための（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図２】本発明の第２の実施例の説明のための（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図３】第１の従来例の説明のための（ａ），（ｂ）に
分図して示す工程順断面図である。
分図して示す工程順断面図である。
【図４】第２の従来例の説明のための（ａ）〜（ｄ）に
分図して示す工程順断面図である。
分図して示す工程順断面図である。
１０１，２０１，３０１，４０１ シリコン半導体基
板 １０２，２０２，３０２，４０２ 絶縁体膜 １０３，３０３，４０３ アルミニウム系合金膜 １０３ａ，３０３ａ，４０３ａ 配線層 １０４，２０４，４０４ 酸化シリコン膜 １０５，２０５ 第１のレジスト膜 ３０５，４０５ レジスト膜 １０６，２０６，２０６ａ 溝 １０７，２０７ 第２のレジスト膜 ２０８ タングステンシリサイド膜 ２０８ａ 配線層
板 １０２，２０２，３０２，４０２ 絶縁体膜 １０３，３０３，４０３ アルミニウム系合金膜 １０３ａ，３０３ａ，４０３ａ 配線層 １０４，２０４，４０４ 酸化シリコン膜 １０５，２０５ 第１のレジスト膜 ３０５，４０５ レジスト膜 １０６，２０６，２０６ａ 溝 １０７，２０７ 第２のレジスト膜 ２０８ タングステンシリサイド膜 ２０８ａ 配線層
Claims (2)
- 【請求項１】 下地基板表面に導電性の第１の膜を被着
する工程と、前記第１の膜に対して選択的エッチング可
能な第２の膜で前記第１の膜を被覆する工程と、前記第
２の膜を選択的に被覆する第１のレジスト膜を形成する
工程と、前記第１のレジスト膜をマスクとして、前記第
２の膜をエッチングして前記第１の膜表面を露出させる
工程と、前記第１のレジスト膜をすべて除去し、第２の
レジスト膜を塗布法により形成し、前記第２の膜表面が
露出するまで、前記第２のレジスト膜を全面エッチング
する工程と、露出した前記第２の膜をすべてエッチング
除去する工程と、前記第２のレジスト膜をマスクとして
前記第１の膜をエッチングして所定形状にパターニング
する工程とを有し、前記第２の膜の前記第１のレジスト
膜に対するエッチング選択比が、前記第１の膜の前記第
２のレジスト膜に対するエッチング選択比よりも大きい
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１のレジスト膜をすべて除去した
後、前記第２のレジスト膜を塗布する前に、前記第２の
膜に等方性エッチングをかける工程を有する請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7592493A JPH06291116A (ja) | 1993-04-01 | 1993-04-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7592493A JPH06291116A (ja) | 1993-04-01 | 1993-04-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291116A true JPH06291116A (ja) | 1994-10-18 |
Family
ID=13590339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7592493A Pending JPH06291116A (ja) | 1993-04-01 | 1993-04-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589880B2 (en) | 2000-06-22 | 2003-07-08 | Mitsubishi Denki Kabushiki Kaisha | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method |
-
1993
- 1993-04-01 JP JP7592493A patent/JPH06291116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589880B2 (en) | 2000-06-22 | 2003-07-08 | Mitsubishi Denki Kabushiki Kaisha | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US4997746A (en) | Method of forming conductive lines and studs | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JPH09312336A (ja) | 接続孔形成法 | |
| JP2002009056A (ja) | 微細パターン形成方法およびその方法により製造した装置 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH06291116A (ja) | 半導体装置の製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| JP2000058647A (ja) | 半導体装置の製造方法 | |
| JPH10150103A (ja) | 半導体装置の製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP3109506B2 (ja) | パターン形成方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JP3285147B2 (ja) | 微細コンタクト及びビアホールの形成方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH08222699A (ja) | 半導体装置の製造方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000613 |