JP2570709B2 - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JP2570709B2 JP2570709B2 JP61256490A JP25649086A JP2570709B2 JP 2570709 B2 JP2570709 B2 JP 2570709B2 JP 61256490 A JP61256490 A JP 61256490A JP 25649086 A JP25649086 A JP 25649086A JP 2570709 B2 JP2570709 B2 JP 2570709B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- layer
- etched
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エツチング方法、特に半導体装置の製造に
おける配線層を形成するためのエツチング方法に関す
る。
おける配線層を形成するためのエツチング方法に関す
る。
本発明は、半導体装置の配線層を形成するためのエツ
チング方法であり、Al配線層をエツチングするためのＰ
−SiN層の開口部を第１と第２のホトレジスト層を用い
て形成することにより、配線層間隔の狭い配線層を形成
することができるようにしたものである。
チング方法であり、Al配線層をエツチングするためのＰ
−SiN層の開口部を第１と第２のホトレジスト層を用い
て形成することにより、配線層間隔の狭い配線層を形成
することができるようにしたものである。
半導体装置の製造に利用されるホトリソグラフイにお
いては、被エツチング物表面にレジスト膜を形成し、こ
のレジスト膜に例えば所定のパターンを有するホトマス
クを介して露光用の光を照射することによりレジスト幅
を選択的に感光させた後、レジスト膜の感光部分又は非
感光部分を除去する現像処理を行い、この後に残存する
レジスト膜をマスクとして被エツチング物をエツチング
する。
いては、被エツチング物表面にレジスト膜を形成し、こ
のレジスト膜に例えば所定のパターンを有するホトマス
クを介して露光用の光を照射することによりレジスト幅
を選択的に感光させた後、レジスト膜の感光部分又は非
感光部分を除去する現像処理を行い、この後に残存する
レジスト膜をマスクとして被エツチング物をエツチング
する。
上述したホトリソグラフイは、比較的高い加工精度を
有しているが、半導体装置の高集積化に伴つて従来のホ
トリソグラフイがそれに応えることが難しくなりつつあ
る。この点について具体的に説明すると、例えば、トラ
ンジスタ等の素子領域を小さくすることは比較的容易で
あるのに対して配線層形成領域は小さくすることが難し
いため、トランジスタ等を微小化しても、結局配線層形
成領域の大きさによつてチツプサイズが決定されること
になる。そして、配線層を上述した従来のホトリソグラ
フイによつてあるパターンルールで形成したとすると配
線層間の間隔は配線層の幅よりも狭くすることができな
いので、配線層のライン／スペースのためのチツプサイ
ズの微細化も制約されてしまう。例えば、１μｍの下で
は配線層の幅が１μｍであるため、配線層間の間隔も１
μｍ必要となる。そこで、その配線層間の間隔をホトリ
ソグラフイの限界以上に小さくして、素子間配線の高密
度化を図り、これによつてチツプサイズの小形化を図る
ことが求められていた。
有しているが、半導体装置の高集積化に伴つて従来のホ
トリソグラフイがそれに応えることが難しくなりつつあ
る。この点について具体的に説明すると、例えば、トラ
ンジスタ等の素子領域を小さくすることは比較的容易で
あるのに対して配線層形成領域は小さくすることが難し
いため、トランジスタ等を微小化しても、結局配線層形
成領域の大きさによつてチツプサイズが決定されること
になる。そして、配線層を上述した従来のホトリソグラ
フイによつてあるパターンルールで形成したとすると配
線層間の間隔は配線層の幅よりも狭くすることができな
いので、配線層のライン／スペースのためのチツプサイ
ズの微細化も制約されてしまう。例えば、１μｍの下で
は配線層の幅が１μｍであるため、配線層間の間隔も１
μｍ必要となる。そこで、その配線層間の間隔をホトリ
ソグラフイの限界以上に小さくして、素子間配線の高密
度化を図り、これによつてチツプサイズの小形化を図る
ことが求められていた。
本出願人は、特願昭60−242,434号において、上記問
題点を解決することができるエツチング方法を提案し
た。このエツチング方法によれば、基板上のAl膜の表面
にAlよりエツチング選択比の高い材料、例えばSiNより
成る第１のマスク層を選択的に形成した後、Al膜の第１
のマスク層が形成された表面に第１のマスク層と異なる
パターンを有し、Al膜に対してエツチング選択比の高い
材料、例えばレジストより成る第２のマスク層を形成
し、この後これらの第１と第２のマスク層をエツチング
マスクとしてAl膜をエツチングすることを特徴とする。
本エツチング方法によつて、従来のホトリソグラフイ技
術の限界を越える間隔で配線層を形成することが可能と
なつた。しかし、この方法によれば、マスク層として２
種類を使用するため、エツチングされたAl配線層の側面
にオーバハング部分が生じ易く、良好な配線層の形成が
難しいという問題点がある。また、レジストより成るマ
スク層によつて形成されたAl配線層にはヒロツクが生じ
易いという問題点もあつた。
題点を解決することができるエツチング方法を提案し
た。このエツチング方法によれば、基板上のAl膜の表面
にAlよりエツチング選択比の高い材料、例えばSiNより
成る第１のマスク層を選択的に形成した後、Al膜の第１
のマスク層が形成された表面に第１のマスク層と異なる
パターンを有し、Al膜に対してエツチング選択比の高い
材料、例えばレジストより成る第２のマスク層を形成
し、この後これらの第１と第２のマスク層をエツチング
マスクとしてAl膜をエツチングすることを特徴とする。
本エツチング方法によつて、従来のホトリソグラフイ技
術の限界を越える間隔で配線層を形成することが可能と
なつた。しかし、この方法によれば、マスク層として２
種類を使用するため、エツチングされたAl配線層の側面
にオーバハング部分が生じ易く、良好な配線層の形成が
難しいという問題点がある。また、レジストより成るマ
スク層によつて形成されたAl配線層にはヒロツクが生じ
易いという問題点もあつた。
本発明は、上記問題点を解決することができるエツチ
ング方法を提供するものである。
ング方法を提供するものである。
本発明に係るエッチング方法においては、被エッチン
グ物（２）上にこの被エッチング物（２）とのエッチン
グ選択性を有する耐エッチング被膜（３）を形成する工
程と、第１のエッチングマスク（４）を用いてこの耐エ
ッチング被膜（３）の所定領域を所定膜厚分選択的にエ
ッチング除去する工程と、第１のエッチングマスク
（４）を除去し、耐エッチング被膜（３）上にこの所定
領域内に一部延長するように第２のエッチングマスク
（５）を形成する工程と、第２のエッチングマスク
（５）と、耐エッチング被膜（３）の第２のエッチング
マスク（５）に被覆されず且つ選択エッチングされてい
ない部分とを用いて耐エッチング被膜（３）の薄くなっ
た所定領域内の所定部分を選択的にエッチング除去し、
所定領域の幅より小さい幅の開口部（６）を形成する工
程と、この開口部（６）が形成された耐エッチング被膜
（３）をマスクとして被エッチング物（２）をエッチン
グする工程を有する。
グ物（２）上にこの被エッチング物（２）とのエッチン
グ選択性を有する耐エッチング被膜（３）を形成する工
程と、第１のエッチングマスク（４）を用いてこの耐エ
ッチング被膜（３）の所定領域を所定膜厚分選択的にエ
ッチング除去する工程と、第１のエッチングマスク
（４）を除去し、耐エッチング被膜（３）上にこの所定
領域内に一部延長するように第２のエッチングマスク
（５）を形成する工程と、第２のエッチングマスク
（５）と、耐エッチング被膜（３）の第２のエッチング
マスク（５）に被覆されず且つ選択エッチングされてい
ない部分とを用いて耐エッチング被膜（３）の薄くなっ
た所定領域内の所定部分を選択的にエッチング除去し、
所定領域の幅より小さい幅の開口部（６）を形成する工
程と、この開口部（６）が形成された耐エッチング被膜
（３）をマスクとして被エッチング物（２）をエッチン
グする工程を有する。
本発明によれば、第１のエツチングマスク（４）で形
成される通常の配線層間隔部分を更に小さくするため
に、第２のエツチングマスク（５）を用いて最終的なエ
ツチング用開口部（６）を形成するため、従来より小さ
な配線層間隔を有する配線層（７）の形成が可能にな
る。更に、Ｐ−SiNはヒロツクの防止効果を有するの
で、これをAl層（２）上に形成しておくことにより、ヒ
ロツクのないAl配線層（７）が得られる。また、Al層
（２）上の全面に同じＰ−SiN（３）を形成しておくこ
とにより、エツチングの均一さが確保される。
成される通常の配線層間隔部分を更に小さくするため
に、第２のエツチングマスク（５）を用いて最終的なエ
ツチング用開口部（６）を形成するため、従来より小さ
な配線層間隔を有する配線層（７）の形成が可能にな
る。更に、Ｐ−SiNはヒロツクの防止効果を有するの
で、これをAl層（２）上に形成しておくことにより、ヒ
ロツクのないAl配線層（７）が得られる。また、Al層
（２）上の全面に同じＰ−SiN（３）を形成しておくこ
とにより、エツチングの均一さが確保される。
第１図を参照して本発明の実施例を説明する。
先ず第１図Ａに示すように、SiO2層（１）上にAl層
（２）を形成した後、Alに対するエツチング選択性（Al
に対するエツチング速度が例えば20分の１以下）を有す
る耐エツチング被膜を形成するため、Al層（２）上にプ
ラズマCVD法で厚さ1000ÅのＰ（プラズマ）−SiN膜
（３）を形成する。
（２）を形成した後、Alに対するエツチング選択性（Al
に対するエツチング速度が例えば20分の１以下）を有す
る耐エツチング被膜を形成するため、Al層（２）上にプ
ラズマCVD法で厚さ1000ÅのＰ（プラズマ）−SiN膜
（３）を形成する。
次に第１図Ｂに示すように、第１のエツチングマスク
となる第１のホトレジスト層（４）を用いてRIE（反応
性イオンエツチング）法でＰ−SiN膜（３）を厚さ500Å
エツチングする。
となる第１のホトレジスト層（４）を用いてRIE（反応
性イオンエツチング）法でＰ−SiN膜（３）を厚さ500Å
エツチングする。
次に第１図Ｃに示すように、第１のホトレジスト層
（４）を剥離した後、第２のエツチングマスクである第
２のホトレジスト層（５）を、選択的にエツチングして
薄くなつたＰ−SiN膜（3a）が所定部分被覆されるよう
に形成し、第２のホトレジスト層（５）と、Ｐ−SiN膜
（３）の第２のホトレジスト層（５）が被覆されず且つ
エッチングされていない厚い部分とをマスクとして用
い、薄くなつた部分のＰ−SiN膜（3a）を更に500Åエツ
チングすることにより開口部（６）を形成する。
（４）を剥離した後、第２のエツチングマスクである第
２のホトレジスト層（５）を、選択的にエツチングして
薄くなつたＰ−SiN膜（3a）が所定部分被覆されるよう
に形成し、第２のホトレジスト層（５）と、Ｐ−SiN膜
（３）の第２のホトレジスト層（５）が被覆されず且つ
エッチングされていない厚い部分とをマスクとして用
い、薄くなつた部分のＰ−SiN膜（3a）を更に500Åエツ
チングすることにより開口部（６）を形成する。
次に第１図Ｄに示すように、第２のレジスト層（５）
を剥離した後、Ｐ−SiN膜（３）をマスクとしてAl層
（２）をエツチングし、Al配線層（７）を形成する。
を剥離した後、Ｐ−SiN膜（３）をマスクとしてAl層
（２）をエツチングし、Al配線層（７）を形成する。
上記エツチング方法により、配線層間の間隔をホトリ
ソグラフイの限界より小さくしたAl配線層（７）の形成
が可能になる。しかも、本発明によれば、Al層（２）を
エツチングする際のマスク材（Ｐ−SiN）が同じである
ため、オーバハングなどのエツチングの際の不均一部分
は発生しない。また、Al層（２）上の全面にはＰ−SiN
層（３）がエツチングマスクとして形成されているた
め、Al配線層（７）上面へのヒロツクの発生が防止され
る。しかし、Al配線層（７）の側面にヒロツクが生じた
場合には、再びＰ−SiN層（３）をマスクとしてヒロツ
クをエツチング除去すれば良い。
ソグラフイの限界より小さくしたAl配線層（７）の形成
が可能になる。しかも、本発明によれば、Al層（２）を
エツチングする際のマスク材（Ｐ−SiN）が同じである
ため、オーバハングなどのエツチングの際の不均一部分
は発生しない。また、Al層（２）上の全面にはＰ−SiN
層（３）がエツチングマスクとして形成されているた
め、Al配線層（７）上面へのヒロツクの発生が防止され
る。しかし、Al配線層（７）の側面にヒロツクが生じた
場合には、再びＰ−SiN層（３）をマスクとしてヒロツ
クをエツチング除去すれば良い。
〔発明の効果〕 本発明によれば、配線層間の間隔の狭い配線層の形成
が可能になることに加えて、エツチングが均一に行なわ
れるためオーバハングなどのない、形状の良好な配線層
を形成することができる。また、耐エツチング被膜とし
てＰ−SiNを用いることにより、Al配線層のヒロツクの
発生を防止することができる。更に、本発明によれば、
従来例のエツチング方法と比べてより簡略である。
が可能になることに加えて、エツチングが均一に行なわ
れるためオーバハングなどのない、形状の良好な配線層
を形成することができる。また、耐エツチング被膜とし
てＰ−SiNを用いることにより、Al配線層のヒロツクの
発生を防止することができる。更に、本発明によれば、
従来例のエツチング方法と比べてより簡略である。
第１図Ａ〜Ｄは実施例の工程図である。 （２）はAl層、（３）はＰ−SiN層、（４），（５）は
ホトレジスト層、（６）は開口部、（７）はAl配線層で
ある。
ホトレジスト層、（６）は開口部、（７）はAl配線層で
ある。
Claims (1)
- 【請求項１】被エッチング物上に該被エッチング物との
エッチング選択性を有する耐エッチング被膜を形成する
工程と、 第１のエッチングマスクを用いて該耐エッチング被膜の
所定領域を所定膜厚分選択的にエッチング除去する工程
と、 上記第１のエッチングマスクを除去し、上記耐エッチン
グ被膜上に該所定領域内に一部延長するように第２のエ
ッチングマスクを形成する工程と、 上記第２のエッチングマスクと、上記耐エッチング被膜
の第２のエッチングマスクに被覆されず且つ選択エッチ
ングされていない部分とを用いて、上記耐エッチング被
膜の上記所定領域内の所定部分を選択的にエッチング除
去し、上記所定領域の幅より小さい幅の開口部を形成す
る工程と、 上記開口部が形成された上記耐エッチング被膜をマスク
として上記エッチング物をエッチングする工程を有する
エッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61256490A JP2570709B2 (ja) | 1986-10-28 | 1986-10-28 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61256490A JP2570709B2 (ja) | 1986-10-28 | 1986-10-28 | エツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110654A JPS63110654A (ja) | 1988-05-16 |
| JP2570709B2 true JP2570709B2 (ja) | 1997-01-16 |
Family
ID=17293361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61256490A Expired - Fee Related JP2570709B2 (ja) | 1986-10-28 | 1986-10-28 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570709B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56137633A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Pattern forming |
| JPS56138941A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Forming method of wiring layer |
| JPS61285723A (ja) * | 1985-06-13 | 1986-12-16 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
-
1986
- 1986-10-28 JP JP61256490A patent/JP2570709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63110654A (ja) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US5922516A (en) | Bi-layer silylation process | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPS633453B2 (ja) | ||
| JPH0458167B2 (ja) | ||
| JPS61113062A (ja) | フオトマスク | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JP2992171B2 (ja) | 半導体装置の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPH05166805A (ja) | パターン形成方法 | |
| JPH01302841A (ja) | 半導体装置の配線形成方法 | |
| JPH0123944B2 (ja) | ||
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPH03266843A (ja) | アルミニゥム配線露光用マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |