JP2003086531A - パターン電極作製法およびその作製法で作製されたパターン電極 - Google Patents
パターン電極作製法およびその作製法で作製されたパターン電極Info
- Publication number
- JP2003086531A JP2003086531A JP2001271933A JP2001271933A JP2003086531A JP 2003086531 A JP2003086531 A JP 2003086531A JP 2001271933 A JP2001271933 A JP 2001271933A JP 2001271933 A JP2001271933 A JP 2001271933A JP 2003086531 A JP2003086531 A JP 2003086531A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pattern
- outer peripheral
- substrate
- peripheral region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 少ない工程で電極パターンの形成が可能で、
立体的な形状にも対応可能なパターン電極の製作法を提
供する。 【解決手段】 基板上に電極パターンを形成する方法と
して、基板上の電極パターンを形成する領域の外周に、
光造形法によって、段差を有する外周領域を形成させた
後、基板表面に導電性物質を堆積させ、電極基板面と外
周領域の段差によって堆積した導電性物質が不連続とな
ることを利用して、電極パターンを形成することを特徴
とするパターン電極作製法を考案し、少ない工程で電極
パターンの形成が可能で、立体的な形状にも対応可能な
パターン電極の提供を可能にした。
立体的な形状にも対応可能なパターン電極の製作法を提
供する。 【解決手段】 基板上に電極パターンを形成する方法と
して、基板上の電極パターンを形成する領域の外周に、
光造形法によって、段差を有する外周領域を形成させた
後、基板表面に導電性物質を堆積させ、電極基板面と外
周領域の段差によって堆積した導電性物質が不連続とな
ることを利用して、電極パターンを形成することを特徴
とするパターン電極作製法を考案し、少ない工程で電極
パターンの形成が可能で、立体的な形状にも対応可能な
パターン電極の提供を可能にした。
Description
【０００１】
【発明の属する技術分野】この発明は、電気計測、電気
化学計測、電子素子などで使用される微細な電極パター
ンを製作するためのパターン電極の製作方法およびその
パターン電極に関する。
化学計測、電子素子などで使用される微細な電極パター
ンを製作するためのパターン電極の製作方法およびその
パターン電極に関する。
【０００２】
【従来の技術】従来、電気計測、電気化学計測、電子素
子などで使用される微細な電極パターンは、金属などの
導電性薄膜を基板上に形成した後、フォトリソグラフィ
工程に従い、フォトレジスト材料を塗布して、フォトマ
スクによる露光、現像、金属のエッチング、フォトレジ
ストの除去などの工程を経て製作されている。
子などで使用される微細な電極パターンは、金属などの
導電性薄膜を基板上に形成した後、フォトリソグラフィ
工程に従い、フォトレジスト材料を塗布して、フォトマ
スクによる露光、現像、金属のエッチング、フォトレジ
ストの除去などの工程を経て製作されている。
【０００３】
【発明が解決しようとする課題】上記のフォトリソグラ
フィ工程による電極形成法では、工程数が多いことや、
電極形成を行う部分は、実質的に平板に限定されるとい
う制約があった。また、エッチング工程を必要とするた
め、エッチング液やエッチングガスなどの化学薬品を消
費するという問題点もあった。
フィ工程による電極形成法では、工程数が多いことや、
電極形成を行う部分は、実質的に平板に限定されるとい
う制約があった。また、エッチング工程を必要とするた
め、エッチング液やエッチングガスなどの化学薬品を消
費するという問題点もあった。
【０００４】このようなことから、本発明では、少ない
工程で電極パターンの形成が可能で、立体的な形状にも
対応可能なパターン電極の製作法を提供することを目的
とする。
工程で電極パターンの形成が可能で、立体的な形状にも
対応可能なパターン電極の製作法を提供することを目的
とする。
【０００５】
【課題を解決するための手段】このため、本発明では、
基板上に電極パターンを形成する方法として、基板上の
電極パターンを形成する領域の外周に、段差を有する外
周領域を形成させた後、基板表面に導電性物質を堆積さ
せ、電極基板面と外周領域の段差によって堆積した導電
性物質が不連続となることを利用して、電極パターンを
形成することを特徴とするパターン電極作製法を考案し
た。
基板上に電極パターンを形成する方法として、基板上の
電極パターンを形成する領域の外周に、段差を有する外
周領域を形成させた後、基板表面に導電性物質を堆積さ
せ、電極基板面と外周領域の段差によって堆積した導電
性物質が不連続となることを利用して、電極パターンを
形成することを特徴とするパターン電極作製法を考案し
た。
【０００６】この外周領域は基板表面に対して、高く形
成するか、低く形成することができ、この外周領域の段
差部分にオーバーハング形状を形成することによって、
堆積した導電性物質をより確実に不連続となるようにす
ることができる。
成するか、低く形成することができ、この外周領域の段
差部分にオーバーハング形状を形成することによって、
堆積した導電性物質をより確実に不連続となるようにす
ることができる。
【０００７】さらに、外周部分を電極基板面より高く形
成した場合には、導電性物質の堆積を行った後に、前記
外周領域を機械的に除去することで、堆積した導電性物
質をより確実に不連続としたり、複数の電極を形成する
場合に、電極パターンどうしの間隔を広く調整したりす
ることができる。
成した場合には、導電性物質の堆積を行った後に、前記
外周領域を機械的に除去することで、堆積した導電性物
質をより確実に不連続としたり、複数の電極を形成する
場合に、電極パターンどうしの間隔を広く調整したりす
ることができる。
【０００８】また、複数の電極パターンを形成する場合
には、電極パターン面どうしの高さを変えて基板形状を
形成することによって、電極パターン間の段差によっ
て、導電性物質が不連続となるようにすることができ
る。
には、電極パターン面どうしの高さを変えて基板形状を
形成することによって、電極パターン間の段差によっ
て、導電性物質が不連続となるようにすることができ
る。
【０００９】さらに、いったん形成した電極パターン上
に、さらに、外周領域を新たに形成させ、導電性物質を
堆積させることによって、多層の電極パターンを形成す
ることもできる。これらの外周領域の形状は、光造形法
によって形成することができる。
に、さらに、外周領域を新たに形成させ、導電性物質を
堆積させることによって、多層の電極パターンを形成す
ることもできる。これらの外周領域の形状は、光造形法
によって形成することができる。
【００１０】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照して説明する。
図面を参照して説明する。
【００１１】図１は、本発明の電極パターン作製法によ
って作成される電極パターンの構造を立体的に示した模
式図である。
って作成される電極パターンの構造を立体的に示した模
式図である。
【００１２】図１（ａ）において、電極パターン１１１
の周りは、電極表面と高さの異なる外周領域１１２によ
って囲まれており、外周領域と電極面との段差によっ
て、電極パターン面に蒸着法によって形成された導電層
１１３と外周上に形成された導電層１１４は、不連続と
なって、絶縁された状態となっている。
の周りは、電極表面と高さの異なる外周領域１１２によ
って囲まれており、外周領域と電極面との段差によっ
て、電極パターン面に蒸着法によって形成された導電層
１１３と外周上に形成された導電層１１４は、不連続と
なって、絶縁された状態となっている。
【００１３】さらに、外周層の外側の導電層１１５と外
周上の導電層１１４も絶縁された状態になっている。こ
こで、外周領域は、電極面に対して突起しているととも
に、段差部分をオーバーハング形状としていることによ
って、より確実な絶縁を得ることができるようになって
いる。
周上の導電層１１４も絶縁された状態になっている。こ
こで、外周領域は、電極面に対して突起しているととも
に、段差部分をオーバーハング形状としていることによ
って、より確実な絶縁を得ることができるようになって
いる。
【００１４】図１（ａ）では、外周部が突起した例を示
したが、図１（ｂ）では、外周部が、窪んだ構造の例を
示している。この場合も、電極パターン１２１の周り
は、電極表面と高さの異なる外周領域１２２によって囲
まれており、外周領域と電極面との段差によって、電極
パターン面に蒸着法によって形成された導電層１２３と
外周上に形成された導電層１２４は、絶縁された状態と
なっている。
したが、図１（ｂ）では、外周部が、窪んだ構造の例を
示している。この場合も、電極パターン１２１の周り
は、電極表面と高さの異なる外周領域１２２によって囲
まれており、外周領域と電極面との段差によって、電極
パターン面に蒸着法によって形成された導電層１２３と
外周上に形成された導電層１２４は、絶縁された状態と
なっている。
【００１５】さらに、外周層の外側の導電層１２５と外
周上の導電層１２４も絶縁された状態になっている。こ
こで、外周領域は、電極面に対して窪んでいるととも
に、段差部分がオーバーハング形状となっていることに
よって、より確実な絶縁を得ることができるようになっ
ている。
周上の導電層１２４も絶縁された状態になっている。こ
こで、外周領域は、電極面に対して窪んでいるととも
に、段差部分がオーバーハング形状となっていることに
よって、より確実な絶縁を得ることができるようになっ
ている。
【００１６】図２は、本発明の電極パターン作製法によ
って作成される電極パターンの作製手順について模式的
に示したものである。
って作成される電極パターンの作製手順について模式的
に示したものである。
【００１７】まず、図２（ａ）に示すように、電極面２
１１と外周領域２１２を有する基板２１３を形成する。
次に、図２（ｂ）に示すように、蒸着法によって、導電
層２１４を堆積することによって、パターン電極を形成
することができる。
１１と外周領域２１２を有する基板２１３を形成する。
次に、図２（ｂ）に示すように、蒸着法によって、導電
層２１４を堆積することによって、パターン電極を形成
することができる。
【００１８】図２のように、外周領域２１２が、電極面
に対して突起している場合には、図２（ｃ）に示すよう
に、基板上に形成したガイド層の高さを基準にして、外
周領域部分を波線の部分から機械的に削除することで、
図２（ｄ）に示すように、外周領域に堆積した導電層を
除去することができ、より確実に電極間の絶縁を得るこ
とができる。
に対して突起している場合には、図２（ｃ）に示すよう
に、基板上に形成したガイド層の高さを基準にして、外
周領域部分を波線の部分から機械的に削除することで、
図２（ｄ）に示すように、外周領域に堆積した導電層を
除去することができ、より確実に電極間の絶縁を得るこ
とができる。
【００１９】この除去工程において、幅の広い除去用の
ブレードを用いることで、一括して除去が可能であり、
処理時間を短くすませることができる。また、外周領域
をオーバーハング形状とすることによって、より絶縁効
果を高めるとともに、実際の除去される部分の断面積を
少なくでき、作業の効率化が可能である。
ブレードを用いることで、一括して除去が可能であり、
処理時間を短くすませることができる。また、外周領域
をオーバーハング形状とすることによって、より絶縁効
果を高めるとともに、実際の除去される部分の断面積を
少なくでき、作業の効率化が可能である。
【００２０】図３は、上記の基板３１１上に導電層３１
２を無電解メッキなどによって形成した場合に、上記の
除去を適用した例を示している。図３（ａ）において、
導電層は、基板表面に均等に堆積しているが、機械的な
除去を行うことで、図３（ｂ）に示すように、電極どう
しが絶縁された電極パターンを形成することができる。
２を無電解メッキなどによって形成した場合に、上記の
除去を適用した例を示している。図３（ａ）において、
導電層は、基板表面に均等に堆積しているが、機械的な
除去を行うことで、図３（ｂ）に示すように、電極どう
しが絶縁された電極パターンを形成することができる。
【００２１】図４は、電極パターンどうしの境界部分に
外周領域の機能を持たせた例を示している。図４では、
隣り合う電極パターン面の高さを変えて基板４１１の形
状を形成することによって、複数の電極パターン４１２
の境界部の段差によって、導電性物質が不連続となるよ
うに構成した例を示している。
外周領域の機能を持たせた例を示している。図４では、
隣り合う電極パターン面の高さを変えて基板４１１の形
状を形成することによって、複数の電極パターン４１２
の境界部の段差によって、導電性物質が不連続となるよ
うに構成した例を示している。
【００２２】図５は、電極パターン５１３の間の間隔を
広げるために、外周領域を二重に形成した例を示してい
る。図５（ａ）に示すように、２つのオーバーハング形
状の外周領域５１２は、高さを変え、一方が他方の一部
を覆う構造とすることで、２つのオーバーハング領域の
間に導電層が堆積しない構造となっている。上記の除去
工程を適用することで、図５（ｂ）のような電極間の間
隔の広い構造を得ることもでき、この方法によって、電
極間の間隔を調整して形成することが可能である。
広げるために、外周領域を二重に形成した例を示してい
る。図５（ａ）に示すように、２つのオーバーハング形
状の外周領域５１２は、高さを変え、一方が他方の一部
を覆う構造とすることで、２つのオーバーハング領域の
間に導電層が堆積しない構造となっている。上記の除去
工程を適用することで、図５（ｂ）のような電極間の間
隔の広い構造を得ることもでき、この方法によって、電
極間の間隔を調整して形成することが可能である。
【００２３】図６は、中央部が盛り上がった立体的な形
状の基板６１１に形成されたパターン電極を模式的に示
したものである。図６において、中央の電極は、作用電
極部６１２、リード電極部６１３、パッド電極部６１４
から構成されている。
状の基板６１１に形成されたパターン電極を模式的に示
したものである。図６において、中央の電極は、作用電
極部６１２、リード電極部６１３、パッド電極部６１４
から構成されている。
【００２４】また、周囲の電極は、対電極部６１５、パ
ッド電極部６１６から構成されており、パッド電極部か
ら外部の電気化学計測装置に接続し、接続部分を絶縁被
覆することによって、電気化学分析用電極として利用す
ることができる。この場合の、導電層は、クロムを下地
として金を蒸着したものなどを用いることができる。
ッド電極部６１６から構成されており、パッド電極部か
ら外部の電気化学計測装置に接続し、接続部分を絶縁被
覆することによって、電気化学分析用電極として利用す
ることができる。この場合の、導電層は、クロムを下地
として金を蒸着したものなどを用いることができる。
【００２５】図７は、アレイ電極の形成例を示したもの
である。
である。
【００２６】まず、図７（ａ）に示すように、基板７１
１上に、列状のパターン電極７１２を形成し、続いて電
極上に、図７（ｂ）に示すように、外周構造７１３を形
成する。この上から、ポリフッ化ビニリデンなどの圧電
機能膜の蒸着とアルミなどの導電性層の蒸着を行い、さ
らに、図７（ｃ）に示すように、外周構造７１３の上部
を除去することによって、２次元感圧センサーを構成す
ることができる。
１上に、列状のパターン電極７１２を形成し、続いて電
極上に、図７（ｂ）に示すように、外周構造７１３を形
成する。この上から、ポリフッ化ビニリデンなどの圧電
機能膜の蒸着とアルミなどの導電性層の蒸着を行い、さ
らに、図７（ｃ）に示すように、外周構造７１３の上部
を除去することによって、２次元感圧センサーを構成す
ることができる。
【００２７】図８は、アレイ電極の形成過程を断面図に
よってより詳細に示したものである。図８（ａ）に示し
た基板８１１に対して、図２（ｂ）において説明したよ
うに、第１の導電層８１２を形成する。次に、図８
（ｃ）に示すように、この電極上に、外周構造８１３お
よび除去用のガイド８１４を形成する。続いて、図８
（ｄ）に示すように、圧電機能膜８１５，導電層８１６
を形成し、最後に、図８（ｅ）に示すように、外周構造
８１３の上部を除去することによって完成する。
よってより詳細に示したものである。図８（ａ）に示し
た基板８１１に対して、図２（ｂ）において説明したよ
うに、第１の導電層８１２を形成する。次に、図８
（ｃ）に示すように、この電極上に、外周構造８１３お
よび除去用のガイド８１４を形成する。続いて、図８
（ｄ）に示すように、圧電機能膜８１５，導電層８１６
を形成し、最後に、図８（ｅ）に示すように、外周構造
８１３の上部を除去することによって完成する。
【００２８】次に、図９は、２枚の電極アレイを組み合
わせた例を示したものである。アレイ状のパターン電極
９１１の電極面どうしを向かい合わせた状態で、この間
に液晶層９１２を挟むことで、パッシブ型の液晶素子を
構成することができる。ここで、電極アレイの１枚に、
図２（ｄ）で説明した突起した外周部を除去するタイプ
の電極アレイを用いることで、突起部をスペーサーとし
て利用することもできる。
わせた例を示したものである。アレイ状のパターン電極
９１１の電極面どうしを向かい合わせた状態で、この間
に液晶層９１２を挟むことで、パッシブ型の液晶素子を
構成することができる。ここで、電極アレイの１枚に、
図２（ｄ）で説明した突起した外周部を除去するタイプ
の電極アレイを用いることで、突起部をスペーサーとし
て利用することもできる。
【００２９】なお、本発明の基板や外周領域の形状は、
樹脂の型加工等によっても形成できるが、光硬化性樹脂
を用いる光造形法によって製作することによって、より
精巧に形成が可能である。さらに、導電層を形成する材
料としては、クロム・金やアルミノ蒸着の他、導電性ポ
リマーやＩＴＯなどの透明導電性膜を形成してもよい。
樹脂の型加工等によっても形成できるが、光硬化性樹脂
を用いる光造形法によって製作することによって、より
精巧に形成が可能である。さらに、導電層を形成する材
料としては、クロム・金やアルミノ蒸着の他、導電性ポ
リマーやＩＴＯなどの透明導電性膜を形成してもよい。
【００３０】
【発明の効果】以上のように、本発明によって、エッチ
ング工程を使わずに、少ない工程で電極パターンの形成
が可能で、立体的な形状にも対応可能なパターン電極の
製作法を提供することができるようになるとともに、こ
のパターン電極を用いた電気計測、電気化学計測、電子
素子を簡単なプロセスで製作することが可能になった。
ング工程を使わずに、少ない工程で電極パターンの形成
が可能で、立体的な形状にも対応可能なパターン電極の
製作法を提供することができるようになるとともに、こ
のパターン電極を用いた電気計測、電気化学計測、電子
素子を簡単なプロセスで製作することが可能になった。
【図１】本発明のパターン電極素子の構造を示す図
【図２】本発明の電極パターンの構造と作製手順を示す
図
図
【図３】本発明の電極パターンの構造と作製手順を示す
図
図
【図４】本発明のパターン電極素子の構造を示す図
【図５】本発明の電極パターンの構造と作製手順を示す
図
図
【図６】本発明の電極パターンの構造を示す図
【図７】本発明の電極パターンの構造と作製手順を示す
図
図
【図８】本発明の電極パターンの構造と作製手順を示す
図
図
【図９】本発明の電極パターンの構造を示す図
１１１ 電極パターン
１１２ 外周領域
１１３、１１４、１１５ 導電層
１２１ 電極パターン
１２２ 外周領域
１２３、１２４、１２５ 導電層
２１１ 電極面
２１２ 外周領域
２１３ 基板
２１４ 導電層
３１１ 基板
３１２ 導電層
４１１ 基板
４１２ 電極パターン
５１２ 外周領域
５１３ 電極パターン
６１１ 基板
６１２ 作用電極部
６１３ リード電極部
６１４ パッド電極部
６１５ 対電極部
６１６ パッド電極部
７１１ 基板上
７１２ パターン電極
７１３ 外周構造
８１１ 基板
８１２ 導電層
８１３ 外周構造
８１４ ガイド
８１５ 圧電機能膜
８１６ 導電層
９１１ パターン電極
９１２ 液晶層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 41/08 Ｈ０１Ｌ 41/08 Ｚ
Ｆターム(参考） 2H092 GA12 GA13 GA17 GA25 GA26
GA28 GA31 GA33 GA34 GA37
GA40 GA41 GA42 GA43 JB04
JB05 JB16 JB23 JB24 JB32
JB33 JB66 MA09 NA27
4M104 BB02 BB09 BB13 BB36 DD13
DD20 DD75
5F033 HH00 HH08 HH13 HH17 HH38
QQ41 QQ47 RR27
Claims (11)
- 【請求項１】 基板上に電極パターンを形成する方法に
おいて、基板上の電極パターンを形成する領域の外周
に、段差を有する外周領域を形成させた後、基板表面に
導電性物質を堆積させ、電極基板面と外周領域の段差に
よって堆積した導電性物質が不連続となることを利用し
て、電極パターンを形成することを特徴とするパターン
電極作製法。 - 【請求項２】 前記外周領域を基板表面に対して、高く
形成することを特徴とする請求項１記載のパターン電極
作製法。 - 【請求項３】 前記外周領域を基板表面に対して、低く
形成することを特徴とする請求項１記載のパターン電極
作製法。 - 【請求項４】 前記外周領域の段差部分にオーバーハン
グ形状を形成することによって、堆積した導電性物質が
不連続となることを特徴とする請求項１記載のパターン
電極作製法。 - 【請求項５】 導電性物質の堆積を行った後に、前記外
周領域を機械的に除去する工程を含むことを特徴とする
請求項２記載のパターン電極作製法。 - 【請求項６】 複数の電極パターンを同時に形成するこ
とを特徴とする請求項１記載のパターン電極作製法。 - 【請求項７】 電極パターン面どうしの高さを変えて基
板形状を形成することによって、電極パターン間の段差
によって、導電性物質が不連続となることを特徴とする
請求項６記載のパターン電極作製法。 - 【請求項８】 電極パターン上に、さらに、外周領域を
新たに形成させ、導電性物質を堆積させることによっ
て、多層の電極パターンを形成することを特徴とする請
求項１記載のパターン電極作製法。 - 【請求項９】 前記外周領域の形状が、光造形法によっ
て形成されることを特徴とする請求項１または８記載の
パターン電極作製法。 - 【請求項１０】 機械的に除去するためのガイド領域を
形成することを特徴とする請求項５記載のパターン電極
作製法。 - 【請求項１１】 すくなくとも基板と電極から構成さ
れ、請求項１から１０のいずれかに記載のパターン電極
作製法によって、作製されることを特徴とするパターン
電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271933A JP2003086531A (ja) | 2001-09-07 | 2001-09-07 | パターン電極作製法およびその作製法で作製されたパターン電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271933A JP2003086531A (ja) | 2001-09-07 | 2001-09-07 | パターン電極作製法およびその作製法で作製されたパターン電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086531A true JP2003086531A (ja) | 2003-03-20 |
Family
ID=19097376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001271933A Withdrawn JP2003086531A (ja) | 2001-09-07 | 2001-09-07 | パターン電極作製法およびその作製法で作製されたパターン電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167135A (ja) * | 2003-12-05 | 2005-06-23 | Seiko Epson Corp | 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、電子部品の製造方法、並びに、導電パターン、配線、半導体装置、回路基板、電子部品、電子機器 |
| WO2011013407A1 (ja) * | 2009-07-31 | 2011-02-03 | シャープ株式会社 | マトリクス基板、その製造方法及び表示装置 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129279A (en) * | 1976-04-22 | 1977-10-29 | Fujitsu Ltd | Production of semiconductor device |
| JPS542941A (en) * | 1977-06-09 | 1979-01-10 | Fujitsu Ltd | Metal film patterning method |
| JPS5893351A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 半導体装置及び製造方法 |
| JPS58107684A (ja) * | 1981-12-21 | 1983-06-27 | Fuji Electric Corp Res & Dev Ltd | シヨツトキバリアダイオ−ドの電極形成方法 |
| JPH01273313A (ja) * | 1988-04-25 | 1989-11-01 | Nec Kansai Ltd | パターニング方法 |
| JPH02239613A (ja) * | 1989-03-13 | 1990-09-21 | Sanyo Electric Co Ltd | 微細パターンの形成方法 |
| JPH05267208A (ja) * | 1992-03-17 | 1993-10-15 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH07176501A (ja) * | 1993-12-17 | 1995-07-14 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH08321508A (ja) * | 1995-05-26 | 1996-12-03 | Fujitsu Ltd | 薄膜パターンの形成方法および研削装置 |
| JPH09115919A (ja) * | 1995-10-13 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11260816A (ja) * | 1998-03-16 | 1999-09-24 | Toshiba Corp | 半導体製造方法 |
| WO1999065075A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif semi-conducteur et procede correspondant |
| JP2000059005A (ja) * | 1998-08-07 | 2000-02-25 | Oki Electric Ind Co Ltd | 配線パターン形成方法 |
| JP2000223443A (ja) * | 1999-01-29 | 2000-08-11 | Sharp Corp | 半導体装置の電極形成方法 |
-
2001
- 2001-09-07 JP JP2001271933A patent/JP2003086531A/ja not_active Withdrawn
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129279A (en) * | 1976-04-22 | 1977-10-29 | Fujitsu Ltd | Production of semiconductor device |
| JPS542941A (en) * | 1977-06-09 | 1979-01-10 | Fujitsu Ltd | Metal film patterning method |
| JPS5893351A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 半導体装置及び製造方法 |
| JPS58107684A (ja) * | 1981-12-21 | 1983-06-27 | Fuji Electric Corp Res & Dev Ltd | シヨツトキバリアダイオ−ドの電極形成方法 |
| JPH01273313A (ja) * | 1988-04-25 | 1989-11-01 | Nec Kansai Ltd | パターニング方法 |
| JPH02239613A (ja) * | 1989-03-13 | 1990-09-21 | Sanyo Electric Co Ltd | 微細パターンの形成方法 |
| JPH05267208A (ja) * | 1992-03-17 | 1993-10-15 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH07176501A (ja) * | 1993-12-17 | 1995-07-14 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH08321508A (ja) * | 1995-05-26 | 1996-12-03 | Fujitsu Ltd | 薄膜パターンの形成方法および研削装置 |
| JPH09115919A (ja) * | 1995-10-13 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11260816A (ja) * | 1998-03-16 | 1999-09-24 | Toshiba Corp | 半導体製造方法 |
| WO1999065075A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif semi-conducteur et procede correspondant |
| JP2000059005A (ja) * | 1998-08-07 | 2000-02-25 | Oki Electric Ind Co Ltd | 配線パターン形成方法 |
| JP2000223443A (ja) * | 1999-01-29 | 2000-08-11 | Sharp Corp | 半導体装置の電極形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167135A (ja) * | 2003-12-05 | 2005-06-23 | Seiko Epson Corp | 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、電子部品の製造方法、並びに、導電パターン、配線、半導体装置、回路基板、電子部品、電子機器 |
| JP4639586B2 (ja) * | 2003-12-05 | 2011-02-23 | セイコーエプソン株式会社 | 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法 |
| WO2011013407A1 (ja) * | 2009-07-31 | 2011-02-03 | シャープ株式会社 | マトリクス基板、その製造方法及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002515178A (ja) | 電子多層素子の製造方法 | |
| JP2009028806A (ja) | Ｍｅｍｓセンサおよびｍｅｍｓセンサの製造方法 | |
| TW201643772A (zh) | 具有中介結構的指紋感測裝置 | |
| GB2201637A (en) | Screen for printing electrical circuits | |
| CN113777880A (zh) | Micro LED器件及其制备方法 | |
| JP2003086531A (ja) | パターン電極作製法およびその作製法で作製されたパターン電極 | |
| KR100456237B1 (ko) | 마이크로컬럼 전자빔 장치의 편향기 및 그 제작 방법 | |
| GB2587977A (en) | Electrically functional polymer microneedle array | |
| CN112913141B (zh) | 单片集成baw谐振器制作方法 | |
| CN111656283B (zh) | 模板制备方法 | |
| JPH02168619A (ja) | シリコーンゴム膜のパターン形成方法 | |
| KR100631211B1 (ko) | 웨이퍼 레벨 패키징 캡 및 그 캡의 제조방법 | |
| CN115831766B (zh) | 集成电路工艺方法以及集成电路产品 | |
| JPH10275971A (ja) | マザー基板及び電子部品の製造方法 | |
| US8915489B2 (en) | Method for producing a flexible circuit configuration | |
| CN108650794B (zh) | 一种线路板的制备方法 | |
| KR101270134B1 (ko) | 탐침 구조체 및 그 제조 방법 | |
| CN117639699A (zh) | 一种封装方法及封装结构 | |
| CN111446041A (zh) | 一种导电膜的制作方法及导电膜 | |
| KR100684500B1 (ko) | 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JP2023162086A (ja) | タッチセンサ及びタッチセンサの製造方法 | |
| WO2004064156A1 (en) | Laminate made by electro-forming and method for manufacturing the same | |
| KR100434544B1 (ko) | 후막 평탄화 공정 방법 | |
| CN114640934A (zh) | Mems麦克风及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120224 |