KR100434544B1 - 후막 평탄화 공정 방법 - Google Patents

후막 평탄화 공정 방법 Download PDF

Info

Publication number
KR100434544B1
KR100434544B1 KR10-2001-0085107A KR20010085107A KR100434544B1 KR 100434544 B1 KR100434544 B1 KR 100434544B1 KR 20010085107 A KR20010085107 A KR 20010085107A KR 100434544 B1 KR100434544 B1 KR 100434544B1
Authority
KR
South Korea
Prior art keywords
mold
layer
film
planarization
lower layer
Prior art date
Application number
KR10-2001-0085107A
Other languages
English (en)
Other versions
KR20030054713A (ko
Inventor
이은성
이문철
김현옥
김종석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0085107A priority Critical patent/KR100434544B1/ko
Publication of KR20030054713A publication Critical patent/KR20030054713A/ko
Application granted granted Critical
Publication of KR100434544B1 publication Critical patent/KR100434544B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 마이크로 소자의 형성 공정에서 사용되는 후막 평탄화 공정 방법에 관한 것이다. 하부막 상에 상기 하부막의 일부 영역을 노출시키는 몰드를 형성시키는 단계; 상기 몰드 및 상기 하부막의 노출된 일부 영역 상에 물질층을 도포하는 단계; 및 상기 물질층을 폴리싱하여 상기 몰드 및 상기 하부막의 노출된 일부 영역 상에 도포된 물질층을 평탄화 시키는 단계;를 포함하는 후막 평탄화 공정 방법을 제공하여 간단한 공정법으로 원하는 평탄도를 지닌 소자를 제작할 수 있다.

Description

후막 평탄화 공정 방법{A processing method for thick film planarization}
본 발명은 MEMS에 사용되는 후막 재료의 평탄화 공정 방법에 관한 것이다.
일반적으로 어느 마이크로 소자의 제조 공정에 있어서도 형성시키는 막의 평탄화 공정은 항상 요구된다. 그 두께가 수 마이크로 미터에서 수십 마이크로미터 크기인 MEMS 구조체의 설계에서는 수 마크론의 후막이 필요한 경우가 많다. 특히, 특정 물질에 대해 특정 두께로 스킨 뎁쓰(skin-depth)가 요구되는 RF(Radio Frequency) 소자의 제작에 있어서, 상기 공정은 필수적이다. 후막의 제조시에는 그 패터닝 자체가 어려울 뿐만 아니라, 공정 시간도 길어지게 된다. 또한 MEMS 구조체에 있어서 수 미크론의 두께는 평면 굴곡에 대해 충분히 구조적인 설계 변수가 될 수 있다. 특히, 희생층을 사용하는 공정에 있어서, 희생층 기판에 대한 상기와 같은 굴곡은 구조체의 변형 뿐만 아니라 희생층의 제어에 있어서도 큰 영향을 줄 수 있다.
적층 형식의 구조물을 제작하는 MEMS 공정에 있어서, 하단부막의 굴곡이 상단부 막의 굴곡을 만들게 되는데, 이와 같은 굴곡의 정도가 무시될 수 있는 경우도 생긴다. 그러나, 특정한 경우의 적용에 있어서, 상기 굴곡의 정도가 MEMS 구조체의 상단부의 설계에 큰 영향을 미칠 수 있다. 일반적으로 행해지는 MEMS 구조체의 제조 공정은 여러가지 문제가 발생할 수 있다. 구조물의 공정을 그 기반이 되는 기판의 공정과 별도로 하지 않는 이상, 구조물은 회생층의 굴곡 정도를 반영하게 되므로 희생층의 평탄화 문제는 곧 MEMS 구조체의 평탄화와 직결되는 문제가 된다. 일반적인 MEMS 구조체의 제조 공정에서 발생할 수 있는 문제점은 다음과 같다.
가. 구조물의 하부에 형성시킨 구조의 굴곡을 무시하여 상부 구조를 형성시키는 공정을 진행하는 경우.
증착 및 도포 공정을 통하여 희생층을 형성시키는 경우, 상부에 형성되는 막이 하부 구조의 굴곡 정도를 따르게 되므로 하부 구조의 굴곡 정도가 전체 구조체의 평탄도와 직결된다. 즉, 하부에 평탄화 작업을 수행하지 않고 상부 공정을 진행하는 경우에는 하부에 형성시킨 구조상에 희생층 및 상부 구조물이 형성되면서 그 구조물이 하부의 형태를 따르면서 설계 왜곡이 점차로 크게 발생한다. 경우에 따라서는 그 가장자리 영역이 매우 취약한 구조를 나타내면서 Fracture가 발생한다.
나. 패터닝을 통하여 평탄화 시키는 공정의 경우.
도 1a에 나타낸 것과 같이, 일반적인 공정과 동일한 형태로 진행하되 별도의 평탄화 층을 형성시키는 공정을 추가하는 것이다. 먼저, 하부 구조(11, 12) 상에 평탄화 층(13)을 형성시킨 후, 이를 패터닝하여 전체적인 평탄화를 도모하는 것이나, 이러한 방법은 패터닝 공정에서 수반되는 정렬 오차(mis-align)에 의해 구조체의 가장자리 부분은 평탄화의 한계가 생기게 되며 결국 d 만큼의 오차가 발생하게 되어, 그 목적을 달성하기 어렵게 된다.
다. Reflow시키는 방법
도 1b에 나타낸 바와 같이 하부 구조(11, 12')에 굴곡이 존재하는 경우, 그 하부 구조(11, 12')에 대해 reflow용 물질(14)을 도포한 후에 장시간 reflow 공정을 실시하여 평탄화를 도모하는 방법이다. 이러한 경우에는 희생층의 두께 조절이 용이하지 않을 뿐 아니라, 미리 도포된 물질(12')의 제거가 용이하지 않다. 특히, 두께 방향으로 수 미크론 정도의 평탄화는 매우 어려운 문제점이 있다.
라. 별도의 평탄화 층을 형성시키는 방법.
도 1c에 나타낸 바와 같이 구조체의 평탄화를 위해 하부 구조(11, 12") 상에 Dry Film 막(15)을 라미네이션(lamination)시키고, 그 상부에 이후 공정을 수행하는 것으로, 하부 구조(11, 12")에 굴곡이 존재하는 경우에는 Dry Film 막(15)과 기판(11) 사이에 공간(16)이 형성된다. 이러한 경우에는 공정 작업에 열적, 기계적인 제약을 가져오며, 수 미크론의 갭을 요구하는 경우에는 거의 불가능한 공정이 된다. 이는 상기 Dry Film(15)막 자체가 희생층으로 작용하기 때문이다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위해 하부막의 굴곡에 의해 상부 구조가 영향을 받지 않고, 간단한 공정에 의해 소자의 설계시 요구되는 균일한 평탄도를 가질 수 있는 후막 평탄화 공정법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1c는 종래 기술에 의한 평탄화 공정 방법을 설명하기 위한 개략적인 도면이다.
도 2a 내지 도 2c는 본 발명에 의한 후막 평탄화 공정 방법의 일 실시예를 설명하기 위한 도면이다.
도 3a 내지 도 3c는 본 발명에 의한 후막 평탄화 공정 방법의 또 다른 실시예를 설명하기 위한 도면이다.
도 4a는 본 발명에 의한 후막 평탄화 공정 방법의 일실시예에 의해 제조된 MEMS 소자를 나타낸 사진이다.
도 4b는 종래 기술에 의해 생산된 구조체를 나타낸 사진이다.
< 도면의 주요 부분에 관한 부호의 설명 >
11... 기판 12, 12', 12"... 하부막
13... 평탄화 층 14... reflow 물질
15... dry film 16... 공간
21... 하부막 22... 익스트라 몰드
23... 물질층 31... 기판
32... 그루브(홈) 33... 물질층
본 발명에서는 상기 목적을 달성하기 위하여,
(가) 하부막 상에 상기 하부막의 일부 영역을 노출시키는 몰드를 형성시키는 단계;
(나) 상기 몰드 및 상기 하부막의 노출된 일부 영역 상에 물질층을 도포하는단계; 및
(다) 상기 물질층을 폴리싱하여 상기 몰드 및 상기 하부막의 노출된 일부 영역 상에 도포된 물질층을 평탄화 시키는 단계;를 포함하는 것을 특징으로 하는 후막 평탄화 공정 방법을 제공한다.
본 발명에 있어서, 상기 (가) 단계는 하부막 상에 몰드 형성을 위한 물질을 도포하는 단계; 및 상기 도포된 물질을 패터닝하여 상기 하부막의 일부 영역을 노출시키는 단계;를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 (나) 단계는 상기 노출된 하부막의 일부 영역 상에 물질층을 상기 몰드의 높이보다 더 높게 형성시키는 것이 바람직하다.
본 발명에 있어서, 상기 (다) 단계는 상기 물질층을 상기 몰드의 표면을 노출시키는 깊이로 폴리싱하는 것이 바람직하다.
이하, 도면을 참고하면서 본 발명에 의한 후막의 평탄화 공정 방법에 대해 보다 상세하게 설명하고자 한다.
본 발명은 MEMS 소자등 미크론 단위의 구조체에서 하부 구조에 포함되는 후막에 대해 몰드를 형성하고, 그 위에 형성시키고자 하는 소정의 막을 도포한 후, 마지막으로 폴리싱 공정에 의한 self-pattern 작업을 거치는 것을 특징으로 한다. 이때, 후막의 경우 이온 밀링과 같은 비효율적인 공정을 통한 패턴 작업 대신 폴리싱에 의한 몰드 패턴으로 srlf-patterning이 된다. 이때 사용되는 몰드는 두껍게 형성 가능하고 패터닝이 용이한 재질을 사용한다. 여기서, 본 발명에 의한 후막 평탄화를 위한 패터닝 방법은 하부 구조에 대해 몰드를 형성시키는 방법에 따라서 크게 두가지로 나눌 수 있다.
첫번째로는 하부막 상부에 별도의 물질로써 몰드를 형성시키는 방법이다. 즉, 익스트라 몰드(extra-mold)를 형성시키는 것이다. 이를 도 2a 내지 도 2c를 참고로 하여 설명하면 다음과 같다.
하부막(21) 상에 익스트라 몰드(22)로 사용되는 재료를 도포하고, 이를 패터닝하여 익스트라 몰드(22)를 형성시킨다. 이때 사용하는 재료는 마이크로 소자에서 원하는 기능에 맞춰 형성시키는 것으로 선택적으로 사용 가능하다. 다만, 본 발명에서는 익스트라 몰드(22)에 해당하는 물질을 도포한 다음 패터닝을 하게 되므로, 패터닝에 용이한 재료를 사용하는 것이 바람직하다. 그런 다음, 원하는 물질을 도포하여 물질막(23)을 형성시킨다. 이때, 물질막(23)의 두께는 상기 하부막 상에 형성된 익스트라 몰드(22)의 높이 보다 더 두껍게 형성시키는 것이 바람직하다. 이는 폴리싱에 패턴이 드러나는 시점을 모니터링하면서 물질막(23)의 두께를 조절하는데 용이하므로 물질 막의 두께 조절을 익스트라 몰드(22)의 에칭깊이로 대체하는 것이 바람직하다. 상기 물질막(23)을 도포시키게 되면, 상기 물질막(23)은 익스트라 몰드(22)의 형상을 따르되, 익스트라 몰드(22) 사이의 공간을 완전히 메우게 된다. 다음으로, 평탄화를 위해 익스트라 몰드(22) 상의 물질막(23)을 폴리싱한다. 통상적인 MEMS 소자를 제조하는 공정에 있어서, 하부막 상에 절연막 과 금속막을 형성시켜 배선 또는 전극의 역할을 하는바, 이를 본 발명을 적용시키면 절연막은 패터닝을 하여 익스트라 몰드로 형성시키고, 금속막은 물질막으로 폴리싱에 의해 평탄화 공정을 실시하는 것이 바람직하다.
두번째 방법은 기판 자체를 몰드로 사용하는 것이다. 이는 도 3a 내지 도 3c를 참고로 하여 설명한다. 도면을 참고하면, 먼저 기판(31)을 소정 깊이 만큼 에칭하여 몰드를 형성시킨다. 기판 자체에 대해 몰드를 형성시키는 경우 RF 소자를 제작시에는 유전 특성을 고려하여 Quartz 기판을 사용하는 것이 바람직하다. 이는 상기 첫번째 방법과 다르게 별도의 재료를 사용하는 것이 아니라, 기판에 대해 에칭등의 방법으로 그루브(groove) 형태의 홈(32)을 형성시키는 것이며, 따라서, 상대적으로 높은 언덕 부위와 낮은 그루브 형태의 홈(32)이 몰드로써 작용하는 것이다. 먼저 마스크 등을 형성시키고, 그루브(32)를 형성시키고자 하는 부위에 대해 에칭을 실시한다. 이와 같이 형성시킨 그루브(32)는 원하는 물질이 도포되어 완성된 소자에서 일정한 기능을 하게되는 것이다. 자체적인 몰드 형성을 위해 에칭을 실시하게 되면, 상기 기판의 표면은 요철부를 지닌 형태가 된다. 그리고 나서, 상기 에칭된 기판(31) 상에 원하는 물질을 증착 및 도포하여 물질층(33)을 형성시킨다. 이 경우, 도포시키는 물질층(33)은 상기 기판에 형성된 몰드의 높이보다 더 높게 형성시킨다. 따라서, 상기 물질층(33)은 상기 기판에 형성된 몰드의 형상을 따르는 한편, 기판의 그루브(32)를 완전히 메우게 된다. 다음으로, 상기 기판의 돌출부 표면이 드러나도록 상기 물질층(33)을 폴리싱하여 평탄화시키게 된다.
상기와 같이 진행된 후, 목적하고자 하는 공정을 진행시킬 수 있다. 예를 들어 MEMS 구조물, 특히 스위칭 소자와 같은 경우에는 부양시키고자 하는 상부 구조물이 존재하며, 이에 따라 필수 적으로 희생층이 요구되게 된다. 희생층은 하부 구조물의 평탄화에 영향을 받으며, 이는 희생층 상에 형성되는 상부 구조도 마찬가지이다. 따라서, 본 발명에 의한 후막의 평탄화를 위한 패터닝 방법에 의해 하부 전극 등을 형성시킬 수 있으며, 평탄화를 공정을 거친뒤, 희생층을 도포하고 상부 구조를 위한 원하는 물질층을 형성시킬 수 있다.
도 4a는 본 발명에 의한 후막의 평탄화 공정 방법으로 형성시킨 마이크로 구조물을 나타낸 사진이다. 여기서는 기판 상에 하부 전극, 즉 물질막으로 Au 막을 형성시키고, 익스트라 몰드로서 TEOS 산화막을 형성시킨 것이다. 물질막의 두께는 3.0 ㎛였으며, 구조물 Au 폴리싱에 의해 발생한 이종 물질(Au/TEOS) 사이의 단차는 0.1㎛이었다. 이종 물질 사이의 단차에 의한 구조적인 fracture는 발생하지 않았으며, 3.0㎛의 두께에 대한 0.1㎛의 편차는 MEMS 소자에 있어서 구조적으로 무시할수 있는 것이다.
반면, 도 4b는 별도의 평탄화 공정을 거치지 않고, 하부 구조의 굴곡을 무시한채 제작한 마이크로 구조물이다. 이때의 구조물의 물질층으로 두께 1.7㎛의 Au를 형성시켰고, 희생층 2㎛를 이용하여 희생층 두께만큼의 그 패턴에 의한 2㎛ 단차를 무시하고 진행된 부상 구조물이다. 이 경우 가장자리가 매우 취약하여 fracture가 발생된다. 따라서, 실제 구조물과 설계 형성과의 차이가 크게 되었다.
본 발명에 의하면, 패터닝에 취약한 막 또는 에칭에 의한 구조 형성이 곤란한 막의 self-patterning이 가능케 하며, 폴리싱을 사용함에 따라 양질의 표면층을 얻을 수 있는 장점이 있다. 특히, 순차적으로 물질층/희생층/구조물 형성으로 진행되는 MEMS 소자의 제작시 물질층의 두께가 희생층/구조물의 두께에 대해 상대적으로 큰 비중을 지니는 경우에 설계 외곡을 최소화 할 수 있으며, 완성된 소자의 안정된 성능을 유지할 수 있다. 특히, RF 소자의 MEMS 공정에 의한 제작에 있어서, skin-depth의 영향을 고려해야 하는 경우 본 발명에 의한 평탄화 공정이 필수적이다.

Claims (10)

  1. (가) 하부막 상에 상기 하부막의 일부 영역을 노출시키는 몰드를 형성시키는 단계;
    (나) 상기 몰드 및 상기 하부막의 노출된 일부 영역 상에 물질층을 도포하는단계; 및
    (다) 상기 몰드 및 상기 하부막의 노출된 일부 영역 상에 도포된 물질층을 평탄화 시키는 단계;를 포함하는 것을 특징으로 하는 후막 평탄화 공정 방법.
  2. 제 1항에 있어서,
    상기 (가) 단계는 하부막 상에 몰드 형성을 위한 물질을 도포하는 단계; 및
    상기 도포된 물질을 패터닝하여 상기 하부막의 일부 영역을 노출시키는 단계;를 포함하는 것을 특징으로 하는 후막 평탄화 공정 방법.
  3. 제 1항에 있어서,
    상기 (나) 단계는 상기 노출된 하부막의 일부 영역 상에 물질층을 상기 몰드의 높이보다 더 높게 형성시키는 것을 특징으로 하는 후막 평탄화 공정 방법.
  4. 제 1항에 있어서,
    상기 (다) 단계는 상기 물질층을 상기 몰드의 표면을 노출시키는 깊이로 폴리싱하는 것을 특징으로 하는 후막 평탄화 공정 방법.
  5. 제 1항에 있어서,
    상기 물질층은 전도성 물질을 포함하며, 상기 몰드는 비전도성 물질을 포함하는 것을 특징으로 하는 후막 평탄화 공정 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR10-2001-0085107A 2001-12-26 2001-12-26 후막 평탄화 공정 방법 KR100434544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085107A KR100434544B1 (ko) 2001-12-26 2001-12-26 후막 평탄화 공정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085107A KR100434544B1 (ko) 2001-12-26 2001-12-26 후막 평탄화 공정 방법

Publications (2)

Publication Number Publication Date
KR20030054713A KR20030054713A (ko) 2003-07-02
KR100434544B1 true KR100434544B1 (ko) 2004-06-05

Family

ID=32213450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0085107A KR100434544B1 (ko) 2001-12-26 2001-12-26 후막 평탄화 공정 방법

Country Status (1)

Country Link
KR (1) KR100434544B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017711A (ko) * 1999-08-13 2001-03-05 김충환 반도체소자의 제조방법
US6229684B1 (en) * 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
US6444488B2 (en) * 2000-05-15 2002-09-03 Memscap And Planheas-Silmag Phs Process of fabricating electronic microcomponent of the variable capacitor or microswitch type
US6503847B2 (en) * 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017711A (ko) * 1999-08-13 2001-03-05 김충환 반도체소자의 제조방법
US6229684B1 (en) * 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
US6444488B2 (en) * 2000-05-15 2002-09-03 Memscap And Planheas-Silmag Phs Process of fabricating electronic microcomponent of the variable capacitor or microswitch type
US6503847B2 (en) * 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane

Also Published As

Publication number Publication date
KR20030054713A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
KR100599124B1 (ko) 부유 구조체 제조방법
US7087501B2 (en) Manufacture of probe unit having lead probes extending beyond edge of substrate
CN110156343B (zh) 覆板及其使用方法
US8225472B2 (en) Methods of fabricating a membrane with improved mechanical integrity
JP2003245898A (ja) ステップアップ構造を有する片持ちばり及びその製造方法
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
JP2003526903A (ja) 差動型ｐｚｔアクチベータの電極パターンの形成
JP2002052500A (ja) 可変キャパシタ又はマイクロスイッチタイプの電子マイクロ構成要素及びそのような構成要素の製造方法
US7255768B2 (en) Anodic bonding structure, fabricating method thereof, and method of manufacturing optical scanner using the same
KR100434544B1 (ko) 후막 평탄화 공정 방법
WO2007000823A1 (ja) 半導体装置およびその製造方法
US7413920B2 (en) Double-sided etching method using embedded alignment mark
KR100456237B1 (ko) 마이크로컬럼 전자빔 장치의 편향기 및 그 제작 방법
JP4725705B2 (ja) 微小構造体の製造方法
US11467487B2 (en) Method for manufacturing template
JP2004158604A (ja) 基板の製造方法
JP3980160B2 (ja) 半導体装置の製造方法
JP2004125874A (ja) スタンパ及びその製造方法及びスタンパを用いた成型方法
KR20050033698A (ko) 구리막의 연마 방법 및 이를 이용한 구리막 배선의 형성방법
JP2001210571A (ja) アライメントマークの形成方法
JP4633868B2 (ja) 支持体に接着される基板を有する半導体本体
JPH03201530A (ja) 微細孔の形成方法
JP2002198373A (ja) 半導体装置の製造方法
JPH03153035A (ja) 半導体装置の製造方法
KR19980022873A (ko) Fed 의 스트라이프형 에미터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080312

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee