JPH05267208A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05267208A JPH05267208A JP6052992A JP6052992A JPH05267208A JP H05267208 A JPH05267208 A JP H05267208A JP 6052992 A JP6052992 A JP 6052992A JP 6052992 A JP6052992 A JP 6052992A JP H05267208 A JPH05267208 A JP H05267208A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- metal
- contact hole
- adhesive sheet
- embedded metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 選択ＣＶＤ等の特別な装置を用いないで埋込
みコンタクト構造を得る。 【構成】 シリコン酸化膜（３）上にレジストパターン
（４）を形成し、レジストパターン（４）がやや突出す
るような形状にコンタクトホール（５）を形成する。上
方から埋込み金属（６）を堆積し、レジストパターン
（４）上の不要な埋込み金属（６）を粘着シート（７）
により除去する。レジストパターン（４）を除去し、通
常の手法により電極を形成する。
みコンタクト構造を得る。 【構成】 シリコン酸化膜（３）上にレジストパターン
（４）を形成し、レジストパターン（４）がやや突出す
るような形状にコンタクトホール（５）を形成する。上
方から埋込み金属（６）を堆積し、レジストパターン
（４）上の不要な埋込み金属（６）を粘着シート（７）
により除去する。レジストパターン（４）を除去し、通
常の手法により電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、埋込コンタクトの材料
が限定されず、しかも高価な装置を必要としない埋込コ
ンタクトの製造方法に関する。
が限定されず、しかも高価な装置を必要としない埋込コ
ンタクトの製造方法に関する。
【０００２】
【従来の技術】半導体装置の高周波・微細加工化が進む
につれ、電極コンタクトホールのアスペクト比が高くな
っている。アスペクト比が高くなると、電極コンタクト
ホールの側壁で電極の段差切れ又はステップカバレージ
不良が多発するようになる。そこで、電極コンタクトホ
ールをタングステン・シリサイド（Ｗｓｉｘ）等の導電
金属で埋めることが例えば特開平０２−１６７５５号に
記載されている。この種の技術は、先ずコンタクトホー
ル内にシリコンとの反応を阻止するバリアメタルとして
チタン・ナイトライド（ＴｉＮ）膜を形成し、その上に
化学気相成長法によってタングステンシリサイド（Ｗｓ
ｉｘ）膜を選択成長させるものである。また別な手法と
して、基板側にバイアス電圧を印加しながらスパッタリ
ングを行うバイアススパッタリング法により、電極コン
タクトホールをＡｌやＭｏ等の金属を埋め込む手法もあ
る。
につれ、電極コンタクトホールのアスペクト比が高くな
っている。アスペクト比が高くなると、電極コンタクト
ホールの側壁で電極の段差切れ又はステップカバレージ
不良が多発するようになる。そこで、電極コンタクトホ
ールをタングステン・シリサイド（Ｗｓｉｘ）等の導電
金属で埋めることが例えば特開平０２−１６７５５号に
記載されている。この種の技術は、先ずコンタクトホー
ル内にシリコンとの反応を阻止するバリアメタルとして
チタン・ナイトライド（ＴｉＮ）膜を形成し、その上に
化学気相成長法によってタングステンシリサイド（Ｗｓ
ｉｘ）膜を選択成長させるものである。また別な手法と
して、基板側にバイアス電圧を印加しながらスパッタリ
ングを行うバイアススパッタリング法により、電極コン
タクトホールをＡｌやＭｏ等の金属を埋め込む手法もあ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、金属の
ＣＶＤ選択成長による埋込み方法では、成長できる金属
材料が限定されてしまう他、専用の高価な装置が必要で
あるという欠点があった。また、バイアススパッタによ
る埋込み方法においても、専用の高価な装置が必要にな
るという欠点があった。
ＣＶＤ選択成長による埋込み方法では、成長できる金属
材料が限定されてしまう他、専用の高価な装置が必要で
あるという欠点があった。また、バイアススパッタによ
る埋込み方法においても、専用の高価な装置が必要にな
るという欠点があった。
【０００４】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、レジストパターンによりコンタク
トホールを形成する工程と、レジストパターンの上から
埋込み金属を堆積する工程と、粘着シートによりレジス
トパターン上に堆積した埋込み金属層を除去する工程
と、レジストパターンを除去する工程と、コンタクトホ
ール内に残した埋込み金属の上に電極配線を形成する工
程とを具備するものである。
鑑み成されたもので、レジストパターンによりコンタク
トホールを形成する工程と、レジストパターンの上から
埋込み金属を堆積する工程と、粘着シートによりレジス
トパターン上に堆積した埋込み金属層を除去する工程
と、レジストパターンを除去する工程と、コンタクトホ
ール内に残した埋込み金属の上に電極配線を形成する工
程とを具備するものである。
【０００５】
【作用】本発明によれば、従来のＣＶＤ装置又はスパッ
タ装置によってコンタクトホール（５）に埋込み金属
（６）を形成できるので、特別の装置を不要にでき、Ｗ
やＴｉ以外の様々な金属をも用いることができる。
タ装置によってコンタクトホール（５）に埋込み金属
（６）を形成できるので、特別の装置を不要にでき、Ｗ
やＴｉ以外の様々な金属をも用いることができる。
【０００６】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１を参照して、通常のプロセスに
よりシリコン半導体基板（１）の表面に拡散領域（２）
を形成する。この拡散領域（２）は、例えば高周波Ｂｉ
ｐＴＲのＰ型ベース領域であったり、ＭＯＳＦＥＴのＰ
型ソース・ドレイン領域であったりする。基板（１）の
上に熱酸化又はＣＶＤ法によってシリコン酸化膜（３）
を形成し、その上にホトレジスト層を形成する。このホ
トレジスト層を露光、現像することによってレジストパ
ターン（４）を形成する。レジストパターン（４）をマ
スクとして、先ずＨＦ水溶液によって膜厚の半分程度ま
でシリコン酸化膜（３）を等方エッチングし、次いでＣ
ＨＦ4ガス等によって残りのシリコン酸化膜（３）を異
方エッチングすることでコンタクトホール（５）を形成
する。シリコン酸化膜（３）の上部が等方エッチングさ
れているので、レジストパターン（４）はコンタクトホ
ール（５）内にひさし状に突出する。
ら詳細に説明する。図１を参照して、通常のプロセスに
よりシリコン半導体基板（１）の表面に拡散領域（２）
を形成する。この拡散領域（２）は、例えば高周波Ｂｉ
ｐＴＲのＰ型ベース領域であったり、ＭＯＳＦＥＴのＰ
型ソース・ドレイン領域であったりする。基板（１）の
上に熱酸化又はＣＶＤ法によってシリコン酸化膜（３）
を形成し、その上にホトレジスト層を形成する。このホ
トレジスト層を露光、現像することによってレジストパ
ターン（４）を形成する。レジストパターン（４）をマ
スクとして、先ずＨＦ水溶液によって膜厚の半分程度ま
でシリコン酸化膜（３）を等方エッチングし、次いでＣ
ＨＦ4ガス等によって残りのシリコン酸化膜（３）を異
方エッチングすることでコンタクトホール（５）を形成
する。シリコン酸化膜（３）の上部が等方エッチングさ
れているので、レジストパターン（４）はコンタクトホ
ール（５）内にひさし状に突出する。
【０００７】図２を参照して、レジストパターン（４）
の上方からＡｌやＴｉ／Ａｌ等の埋込み金属（６）を蒸
着又はスパッタ法により堆積する。膜厚はシリコン酸化
膜（３）の膜厚と同程度かやや薄い程度の厚みである。
この工程で、レジストパターン（４）上に埋込み金属
（６）が堆積すると同時にコンタクトホール（５）内に
も埋込み金属（６）が堆積する。コンタクトホール
（５）内の埋込み金属（６）とレジストパターン（４）
上の埋込み金属（６）とは、ひさし状に突出させたレジ
ストパターン（４）によって分離する。
の上方からＡｌやＴｉ／Ａｌ等の埋込み金属（６）を蒸
着又はスパッタ法により堆積する。膜厚はシリコン酸化
膜（３）の膜厚と同程度かやや薄い程度の厚みである。
この工程で、レジストパターン（４）上に埋込み金属
（６）が堆積すると同時にコンタクトホール（５）内に
も埋込み金属（６）が堆積する。コンタクトホール
（５）内の埋込み金属（６）とレジストパターン（４）
上の埋込み金属（６）とは、ひさし状に突出させたレジ
ストパターン（４）によって分離する。
【０００８】図３を参照して、レジストパターン（４）
上の埋込み金属（６）とコンタクトホール（５）内の埋
込み金属（６）との高さの差を利用して、レジストパタ
ーン（４）上の埋込み金属（６）に接着するように粘着
シート（７）を貼付ける。場合によってはローラー等に
より圧着する。この粘着シート（７）は、膜厚５０〜１
００μｍのポリエステルフィルム又は塩化ビニルフィル
ムを基材とした半導体ウェハ固定・保護用の粘着フィル
ムであり、例えば日東電気工業株式会社からエレップホ
ルダー「ＢＴ５０，５１」として販売されているもの
や、三井東圧化学株式会社からイクロステープ「ＳＢタ
イプ」として販売されているものが使用できる。
上の埋込み金属（６）とコンタクトホール（５）内の埋
込み金属（６）との高さの差を利用して、レジストパタ
ーン（４）上の埋込み金属（６）に接着するように粘着
シート（７）を貼付ける。場合によってはローラー等に
より圧着する。この粘着シート（７）は、膜厚５０〜１
００μｍのポリエステルフィルム又は塩化ビニルフィル
ムを基材とした半導体ウェハ固定・保護用の粘着フィル
ムであり、例えば日東電気工業株式会社からエレップホ
ルダー「ＢＴ５０，５１」として販売されているもの
や、三井東圧化学株式会社からイクロステープ「ＳＢタ
イプ」として販売されているものが使用できる。
【０００９】図４を参照して、粘着シート（７）の粘着
力を保持したままで（ＵＶ処理や熱処理を処さないで）
粘着シート（７）を引はがすことにより、不要な埋込み
金属（６）をレジストパターン（４）上から除去する。
この時、コンタクトホール（５）内の埋込み金属（６）
とレジストパターン（４）上の埋込み金属（６）とが薄
い金属材料でつながっていても、粘着シート（７）を強
制的に引はがすことにより、前記薄い金属材料を分断す
る。尚、強度的不安が残るような材料であれば、金属材
料被着後に前記薄い金属材料を溶かすだけの軽いエッチ
ングを行えば済む。図５を参照して、残ったレジストパ
ターン（４）をトリクロルベンゼン等の有機溶剤でウェ
ット方式により除去するか、又はＯ2アッシング等のド
ライ方式により除去する。これで、コンタクトホール
（５）内にのみ埋込み金属（６）が形成される。その
後、全面にＡｌ等の電極材料を再び蒸着又はスパッタ法
により堆積し、通常のホトエッチング技術によって埋込
み金属（６）の上に電極を形成する。
力を保持したままで（ＵＶ処理や熱処理を処さないで）
粘着シート（７）を引はがすことにより、不要な埋込み
金属（６）をレジストパターン（４）上から除去する。
この時、コンタクトホール（５）内の埋込み金属（６）
とレジストパターン（４）上の埋込み金属（６）とが薄
い金属材料でつながっていても、粘着シート（７）を強
制的に引はがすことにより、前記薄い金属材料を分断す
る。尚、強度的不安が残るような材料であれば、金属材
料被着後に前記薄い金属材料を溶かすだけの軽いエッチ
ングを行えば済む。図５を参照して、残ったレジストパ
ターン（４）をトリクロルベンゼン等の有機溶剤でウェ
ット方式により除去するか、又はＯ2アッシング等のド
ライ方式により除去する。これで、コンタクトホール
（５）内にのみ埋込み金属（６）が形成される。その
後、全面にＡｌ等の電極材料を再び蒸着又はスパッタ法
により堆積し、通常のホトエッチング技術によって埋込
み金属（６）の上に電極を形成する。
【００１０】以上に説明した製造方法により、コンタク
トホール（５）内への埋込み金属（６）の形成が、従来
の装置を用いて行うことができる。しかも粘着シート
（７）を利用することにより、レジストパターン（４）
上の埋込み金属（６）の剥離を強制的に行うので、かな
り小さいコンタクトホール径まで十分に対応できる。図
６は本願の第２の実施例を示す断面図である。先の実施
例ではコンタクトホール（５）の形成をＷｅｔ＋Ｄｒｙ
の２段階で行うことによりテーパ形状としたが、本実施
例では全てＤｒｙによる異方性エッチングでコンタクト
ホール（５）を形成している。この場合は、レジストと
して図示するようにネガティブスロープ（逆テーパ）形
状になる、例えばＬＭＲ（富士薬品工業）やＲＵＩＩＯ
ＯＮ（日立化成）を利用する。これらのレジストを用い
ることにより、コンタクトホール（５）内の埋込み金属
（６）とレジストパターン（４）上の埋込み金属（６）
とを容易に分離できる。
トホール（５）内への埋込み金属（６）の形成が、従来
の装置を用いて行うことができる。しかも粘着シート
（７）を利用することにより、レジストパターン（４）
上の埋込み金属（６）の剥離を強制的に行うので、かな
り小さいコンタクトホール径まで十分に対応できる。図
６は本願の第２の実施例を示す断面図である。先の実施
例ではコンタクトホール（５）の形成をＷｅｔ＋Ｄｒｙ
の２段階で行うことによりテーパ形状としたが、本実施
例では全てＤｒｙによる異方性エッチングでコンタクト
ホール（５）を形成している。この場合は、レジストと
して図示するようにネガティブスロープ（逆テーパ）形
状になる、例えばＬＭＲ（富士薬品工業）やＲＵＩＩＯ
ＯＮ（日立化成）を利用する。これらのレジストを用い
ることにより、コンタクトホール（５）内の埋込み金属
（６）とレジストパターン（４）上の埋込み金属（６）
とを容易に分離できる。
【００１１】
【発明の効果】以上に説明した通り、本発明によれば、
特別な装置を必要とせず、従来の装置でコンタクトホー
ル（５）内に埋込み金属（６）を形成できる利点を有す
る。しかもＷ等の特別な金属に限定されない。また、粘
着シート（７）によりレジストパターン（４）上の不要
な埋込み金属（６）を強制的に除去するので、微細化さ
れたコンタクトホール径まで十分に対応できる利点をも
有する。
特別な装置を必要とせず、従来の装置でコンタクトホー
ル（５）内に埋込み金属（６）を形成できる利点を有す
る。しかもＷ等の特別な金属に限定されない。また、粘
着シート（７）によりレジストパターン（４）上の不要
な埋込み金属（６）を強制的に除去するので、微細化さ
れたコンタクトホール径まで十分に対応できる利点をも
有する。
【図１】本発明の製造方法を説明するための第１の断面
図である。
図である。
【図２】本発明の製造方法を説明するための第２の断面
図である。
図である。
【図３】本発明の製造方法を説明するための第３の断面
図である。
図である。
【図４】本発明の製造方法を説明するための第４の断面
図である。
図である。
【図５】本発明の製造方法を説明するための第５の断面
図である。
図である。
【図６】本発明の第２の実施例を説明するための断面図
である。
である。
Claims (2)
- 【請求項１】 半導体基板上の絶縁膜の上にレジストパ
ターンを形成する工程と、 前記レジストパターンをマスクとして、前記絶縁膜に等
方性エッチングと異方性エッチングを処してコンタクト
ホールを形成する工程と、 前記レジストパターンの上方より埋込み金属を堆積する
工程と、 前記レジストパターンの上に堆積した埋込み金属の上に
粘着シートを貼着し、該粘着シートを剥がして前記レジ
ストパターン上の埋込み金属を除去する工程と、 前記レジストパターンを除去する工程と、 前記絶縁膜の上および前記コンタクトホール内の埋込み
金属上に電極材料を堆積し、これをパターニングして電
極を形成する工程とを具備することを特徴とする半導体
装置の製造方法。 - 【請求項２】 半導体基板上の絶縁膜の上にパターンの
側壁が逆テーパ形状になるレジストパターンを形成する
工程と、 前記レジストパターンをマスクとして、前記絶縁膜に異
方性エッチングを処してコンタクトホールを形成する工
程と、 前記レジストパターンの上方より埋込み金属を堆積する
工程と、 前記レジストパターンの上に堆積した埋込み金属の上に
粘着シートを貼着し、該粘着シートを剥がして前記レジ
ストパターン上の埋込み金属を除去する工程と、 前記レジストパターンを除去する工程と、 前記絶縁膜の上および前記コンタクトホール内の埋込み
金属上に電極材料を堆積し、これをパターニングして電
極を形成する工程とを具備することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6052992A JPH05267208A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6052992A JPH05267208A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267208A true JPH05267208A (ja) | 1993-10-15 |
Family
ID=13144933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6052992A Pending JPH05267208A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086531A (ja) * | 2001-09-07 | 2003-03-20 | Seiko Instruments Inc | パターン電極作製法およびその作製法で作製されたパターン電極 |
-
1992
- 1992-03-17 JP JP6052992A patent/JPH05267208A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086531A (ja) * | 2001-09-07 | 2003-03-20 | Seiko Instruments Inc | パターン電極作製法およびその作製法で作製されたパターン電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| JPH05267208A (ja) | 半導体装置の製造方法 | |
| JP2004022551A (ja) | 半導体素子の製造方法 | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| JP3200475B2 (ja) | 半導体装置の製造方法 | |
| JPH09260647A (ja) | 半導体装置およびその製造方法 | |
| JP2695249B2 (ja) | 半導体装置の製造方法 | |
| KR100236079B1 (ko) | 배선 형성 방법 | |
| US20050014378A1 (en) | Substrate patterning integration | |
| JP2000174117A (ja) | 半導体装置の製造方法 | |
| JP2005129562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH11145285A (ja) | 配線形成方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JP2874033B2 (ja) | 半導体装置の製造方法 | |
| JP2002118166A (ja) | 半導体装置及びその製造方法 | |
| JPH05109709A (ja) | 半導体装置 |