JP2874033B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2874033B2
JP2874033B2 JP18924894A JP18924894A JP2874033B2 JP 2874033 B2 JP2874033 B2 JP 2874033B2 JP 18924894 A JP18924894 A JP 18924894A JP 18924894 A JP18924894 A JP 18924894A JP 2874033 B2 JP2874033 B2 JP 2874033B2
Authority
JP
Japan
Prior art keywords
wiring
interlayer insulating
insulating film
wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18924894A
Other languages
English (en)
Other versions
JPH0855820A (ja
Inventor
田 重 雄 飯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP18924894A priority Critical patent/JP2874033B2/ja
Publication of JPH0855820A publication Critical patent/JPH0855820A/ja
Application granted granted Critical
Publication of JP2874033B2 publication Critical patent/JP2874033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、詳しくは、層間絶縁膜に開口された接続孔にプラ
グを用いる半導体装置において、プラグ材料の残渣がな
く、かつ層間絶縁膜の上に形成される配線の剥がれのな
い半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置が微細化されるとともに、そ
の集積度を向上させる、あるいはその配線長を短くする
などの目的から、素子と素子とを接続する配線には積層
配線構造が用いられる。通常、下層の配線あるいは半導
体基板の上に層間絶縁膜を積層し、この層間絶縁膜にコ
ンタクトホールあるいはビアホール等の接続孔を開口
し、さらに下層の配線あるいは半導体基板と電気的に接
続するよう接続孔の中および層間絶縁膜の上に配線材料
を積層し、これをパターニングして、配線を形成してい
る。ここで、配線材料としては、アルミニウム(Al)や、
アルミニウム銅合金、アルミニウムに1〜2%程度のシ
リコン(Si)を含有するアルミニウム合金等が一般的に用
いられている。
【0003】ところが、半導体装置は微細化されるとと
もに、スケーリングにより下層の配線あるいは半導体基
板と上層の配線との接合深さ、即ち、接続孔の深さも浅
くなるため、接続孔形成後の半導体製造プロセスである
500℃程度の熱処理により、半導体基板の拡散層から
配線中へ不純物が再拡散してアロイスパイクを発生し、
接続孔においてショートしたり、リーク電流が増加する
という問題があった。また、微細化が進み、接続孔がさ
らに浅くなると、単結晶シリコンの表面で固相エピ反応
が発生し、シリコンが析出する。そして、半導体製造プ
ロセスにおいて熱処理が行われるとともにシリコンの析
出量が多くなるため、実質的な接続孔の面積が小さくな
り、その抵抗値が増大するという問題もあった。
【0004】そこで、上述する問題を解決するために、
半導体基板の拡散層と配線との間、あるいは下層配線と
上層配線との間に、即ち、接続孔の中にバリアメタルを
形成するという方法が用いられ、さらには、接続孔の中
にプラグを埋め込むという方法も用いられている。ここ
で、バリアメタル材料としては、チタン(Ti)やチタンナ
イトライド(TiN) 等が、また、プラグ材料としては、タ
ングステン(W) やモリブデン(Mo)等が一般的に用いられ
る。
【0005】ここで、上述するバリアメタルおよびプラ
グを用いた従来の接続孔の製造工程においては、まず、
下層の配線あるいは半導体基板の上に層間絶縁膜を積層
し、この層間絶縁膜に接続孔を開口する。続いて、接続
孔の中および層間絶縁膜の上にバリアメタルを形成す
る。続いて、例えばCVD法(化学気相成長法)によ
り、バリアメタルの上にプラグ材料を堆積した後、この
プラグ材料をエッチバックして、接続孔の中にプラグを
埋め込む。そして、接続孔の中にプラグが埋め込まれた
層間絶縁膜の上に配線材料を堆積し、これをパターニン
グして配線を形成する。
【0006】ところで、エッチバックによるプラグのリ
セス量(凹み量)は、このプラグの上に形成される配線
の信頼性の点において、あるいは素子の微細化が進むに
つれて、接続孔のアスペクト比が大きくなり、配線のカ
バレージも不足するため、少ないほうが良い。プラグ材
料としてタングステンを用いた場合には、タングステン
のエッチバックの最終ステップ条件を、例えば、圧力を
160mmtorrから200mmtorrに高く、かつ投入電力を
200Wから250Wに高く変更することにより、タン
グステンプラグのリセス量を約半分にすることができ
る。
【0007】ところが、エッチバックの後でプラグ材料
の残渣がウエハ上にあると、配線の短絡原因となるばか
りでなく、プラグ材料の残渣は非常に剥がれやすいた
め、これがウエハを汚染し、さらには半導体製造ライン
をも汚染してしまうという問題がある。従って、プラグ
材料の残渣が無くなるように、オーバーエッチングを行
う必要がある。プラグ材料としてタングステンを用いた
場合には、エッチングガスに、例えば塩素を添加すると
タングステンの残渣を全て除去することができるが、エ
ッチングの異方性が損なわれるため、タングステンプラ
グのリセス量も多くなってしまう。
【0008】通常、プラグ材料のCVDやエッチバック
を行う場合には、ウエハを半導体製造装置に固定するた
めに、円形状のウエハの外周部を押さえるためのクラン
プリングが用いられている。ここで、プラグ材料のCV
Dに用いるクランプリングの開口率よりもエッチバック
に用いるクランプリングの開口率が小さい場合、即ち、
プラグ材料が積層されたウエハの外周部の領域をエッチ
バックに用いるクランプリングで覆ってしまうと、プラ
グ材料がエッチバックされずに残されてしまうため、プ
ラグ材料のCVDに用いるクランプリングの開口率より
もエッチバックに用いるクランプリングの開口率を、ウ
エハの位置合わせずれや、プロセスの再現性を見込んだ
だけのマージン分だけ大きくしていた。
【0009】即ち、プラグ材料のCVDが行われていな
いウエハの外周部においてもエッチバックだけは行われ
ていた。しかしながら、プラグ材料のCVDの時にはク
ランプリングによってマスクされて、即ち、プラグ材料
のCVDが行われず、かつプラグ材料のエッチバックの
時にはマスクされず、即ち、エッチバックは行われる層
間絶縁膜の領域の上に配線材料を積層し、これをパター
ニングして配線を形成しても、この配線が剥がれてしま
うという新たな問題が発生していた。この剥がれた配線
はパーティクル(粒子)としてウエハに再付着し、これ
がウエハを汚染、例えばショート不良等を発生し、さら
には半導体製造ラインをも汚染して、半導体装置の製造
歩留りを低下させるという問題があった。
【0010】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、接続孔の
中にプラグを埋め込む半導体装置において、プラグ材料
が積層されず、かつエッチバックされた層間絶縁膜の表
面をクリーニングすることにより、この層間絶縁膜の上
に形成される配線の剥がれを防止することができ、ウエ
ハおよび製造ラインの汚染を防止することができ、半導
体装置の歩留りを向上させることができる半導体装置の
製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明者は、上記課題を
解決するために鋭意研究を行った結果、バリアメタルの
上に形成された配線や、エッチバックが行われていない
通常の酸化膜などの層間絶縁膜の上に形成された配線は
剥がれないこと、そして、プラグ材料が積層されず、か
つエッチバックが行われた層間絶縁膜の上に形成された
配線だけが剥がれることから、この層間絶縁膜の表面が
配線材料との密着性を著しく劣化させる状態であると考
え、プラグ材料のエッチバックの際にエッチングガスと
してSF 6 を用いた場合には、剥がれの生じる部分の層
間絶縁膜の表面にTiFX 等が堆積していることをX線
光電子分光法による評価の結果から見い出し、層間絶縁
膜の表面をクリーニングし、これらの堆積物を除去する
ことで、層間絶縁膜と配線材料との密着性を改善するこ
とができるとの知見を得、本発明を完成させるに至っ
た。
【0012】即ち、上記目的を達成するために、本発明
は、半導体基板あるいは下層配線の上に層間絶縁膜を形
成し、この層間絶縁膜に接続孔を開口し、前記接続孔の
底面および側壁ならびに前記層間絶縁膜の上にバリアメ
タルを形成した後、ウエハの外周部をクランプリングで
固定し、前記バリアメタルの上にCVD法によってプラ
グ材料を積層し、前記クランプリングを外して前記ウエ
ハのさらに外周部をクランプリングで固定し、その表面
の前記プラグ材料をエッチングガスを用いて前記接続孔
の開口部と面一になるようにエッチバックし、少なくと
もこのエッチバックによって露出された前記層間絶縁膜
の表面をクリーニングした後に、クリーニングされた前
記層間絶縁膜、前記バリアメタルおよび前記プラグ材料
の上に上層配線を形成することを特徴とする半導体装置
の製造方法を提供するものである。
【0013】ここで、前記クリーニングは、逆スパッ
タ、あるいは酸化膜エッチャーによるエッチング、ある
いはウェットエッチングであるのが好ましい。
【0014】
【発明の作用】本発明の半導体装置の製造方法は、クラ
ンプリングの開口率が変わることにより、バリアメタル
の上にプラグ材料を積層する際にマスクされ、このプラ
グ材料をエッチバックする際にはマスクされない領域、
即ち、プラグ材料は積層されていないのに、エッチバッ
クだけされた層間絶縁膜の上に形成される配線の剥がれ
を防止するために、この層間絶縁膜の上に配線を形成す
る前に、この層間絶縁膜の表面をクリーニングするもの
である。従って、本発明の半導体装置の製造方法によれ
ば、層間絶縁膜の上に形成された配線の剥がれを防止す
ることができるため、剥がれた配線のパーティクルがウ
エハに再付着してウエハを汚染することがないし、さら
に半導体装置の製造ラインのクリーン度も保たれるの
で、半導体装置の製造歩留りを向上させることができ
る。また、プラグ材料のエッチバック条件としてリセス
量の少ないものを採用しても、配線の剥がれの問題は発
生しないため、プラグのリセス量を少なくすることがで
き、プラグの上に形成される配線の信頼性を向上させる
ことができる。
【0015】
【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明の半導体装置の製造方法を詳細に説明す
る。
【0016】まず、図1(a)に示すように、従来より
公知の製造方法により、半導体基板であるシリコン基板
(ウエハ)10の中に、ソースあるいはドレイン等の不
純物拡散領域12を形成し、このシリコン基板10の上
に層間絶縁膜となる二酸化シリコン膜(SiO2)14を積
層し、この二酸化シリコン膜14にコンタクトホール1
6を開口した後、例えばスパッタリングにより、コンタ
クトホール16が開口された二酸化シリコン膜14の上
にバリアメタルとしてチタン18、このチタン18の上
にチタンナイトライド20を、例えば、それぞれ300
Å、1000Å形成する。
【0017】次に、図1(b)に示すように、ウエハを
CVD装置に取り付け、クランプリング22によりウエ
ハの外周部を固定した後、CVD法(化学気相成長法)
により、チタンナイトライド20の上にプラグ材料であ
るタングステン26を全面に堆積する。なお、同図に示
すように、クランプリング22により固定したウエハの
外周部の領域は、このクランプリング22によりマスク
されてしまうため、タングステン26が堆積されない。
【0018】ここで、タングステン26のCVDに用い
るCVD装置のクランプリング22の開口率よりもエッ
チバックに用いるエッチバック装置のクランプリング2
4の開口率を小さくすると、タングステン26がエッチ
バックされずに残され、この残されたタングステン26
が剥がれて、ウエハや半導体製造装置が汚染されてしま
うため、タングステン26のCVDに用いるクランプリ
ング22の開口率よりもエッチバックに用いるクランプ
リング24の開口率を大きくする必要があることは、従
来技術において既に説明したとおりである。
【0019】従って、図1(c)に示すように、クラン
プリング22の位置をウエハの位置合わせずれや、プロ
セスの再現性を見込んだだけのマージン分だけウエハの
外周部側に移動させて、このクランプリング22により
ウエハを固定した後、ウエハの全面に堆積されたタング
ステン26を、例えばエッチングガスとしてSF6 を用
いてエッチバックして、コンタクトホール16の中にタ
ングステンプラグ28を埋め込む。
【0020】なお、同図に示すように、タングステン2
6のCVDの時にクランプリング22によりマスクされ
た領域A、即ち、タングステン26が堆積されなかった
領域であっても、エッチバックの時にクランプリング2
4によりマスクされなかった領域B、即ち、エッチバッ
クされてしまう領域がある。この領域Bにおいては、タ
ングステン26が堆積されていないため、バリアメタル
であるチタン18およびチタンナイトライド20がエッ
チバックされて除去され、さらには、層間絶縁膜である
二酸化シリコン膜14の表面も若干エッチングされ、そ
の表面には、エッチング時の生成物であるTiFX など
が付着している。
【0021】そこで、図1(d)に示すように、例えば
逆スパッタを行って、TiFX が付着した二酸化シリコ
ン膜14の表面をクリーニングして、二酸化シリコン膜
14の表面に付着したTiFX を除去することにより、
二酸化シリコン膜14の上に形成される配線の剥がれを
防止することができる。そして、例えばスパッタリング
により、コンタクトホール16の中にタングステンプラ
グ28が埋め込まれた二酸化シリコン膜14、およびバ
リアメタルの上に配線材料、例えばアルミニウムを堆積
し、これをパターニングして配線を形成する。
【0022】なお、二酸化シリコン膜14の表面のクリ
ーニング方法としては、逆スパッタを行う方法以外に
も、例えば酸化膜エッチャーで二酸化シリコン膜14の
表面をエッチングする方法、ウェットエッチングを行う
方法および有機洗浄を行う方法など、同様の効果が得ら
れるものであれば、どのようなクリーニング方法であっ
ても良い。ここで、上述する逆スパッタを行う方法は、
配線となるアルミニウムをスパッタリングする直前に、
スパッタ装置により二酸化シリコン膜14の表面の逆ス
パッタを行うことができる。従って、二酸化シリコン膜
14の表面のクリーニングをした後に、ウエハを大気に
晒すことなくアルミニウムのスパッタリングができるた
め、最も良好なアルミニウム配線/二酸化シリコン膜界
面を形成することができるので最も好ましい。
【0023】また、上述する実施例においては、半導体
基板10の中に不純物領域12を形成し、この不純物領
域12とコンタクトホール16を介して電気的に接続さ
れる第1層配線の剥がれを防止する例について述べた
が、本発明の半導体装置の製造方法はこれに限定され
ず、第1層配線とヴィアホールを介して電気的に接続さ
れる第2層配線、さらには第3層配線、第4層配線等の
剥がれであっても適用可能なことは言うまでもない。ま
た、配線の剥がれは、エッチングガスとしてSF6を使
用する場合にだけ発生するというわけではなく、異なる
エッチングガスを用いたとしても、層間絶縁膜と配線と
の密着性を損なう物質が層間絶縁膜の上に付着して残存
する場合には、本発明の半導体装置の製造方法を適用す
ることができる。さらに、バリアメタルおよびプラグの
材料は特に限定されない。
【0024】(実施例1)次に、配線材料のアルミニウ
ムをスパッタリングする直前に、スパッタ装置により二
酸化シリコン膜の表面をクリーニングする方法として、
逆スパッタする工程を導入した場合の一実施例を示す。
【0025】まず、図1(a)に示したように、6イン
チのシリコン基板(ウエハ)10の中に、不純物拡散領
域12を形成し、このシリコン基板10の上に二酸化シ
リコン膜(SiO2)14を1.0μm積層し、この二酸化
シリコン膜14に直径0.6μmのコンタクトホール1
6を開口し、次いで、スパッタリングにより、コンタク
トホール16が開口された二酸化シリコン膜14の上
に、チタン膜18を300Å、このチタン膜18の上に
チタンナイトライド膜20を1000Å堆積した。
【0026】次に、図1(b)に示したように、クラン
プリング22によりウエハの外周から最大で8mmの領
域を固定して、CVD法により、チタンナイトライド2
0の上にタングステン26を全面に約0.8μm堆積し
た。
【0027】次に、図1(c)に示したように、クラン
プリング24によりウエハの外周から3〜4mmの領域
を固定して、ウエハの全面に堆積されたタングステン2
6を、エッチングガスとしてSF6 を用いてエッチバッ
クして、コンタクトホール16の中にタングステンプラ
グ28を埋め込んだ。
【0028】そして、図1(d)に示したように、下記
条件で逆スパッタを行って、二酸化シリコン膜14の表
面をクリーニングした後、スパッタリングにより、コン
タクトホール16の中にタングステンプラグ28が埋め
込まれた二酸化シリコン膜14、およびバリアメタルの
上にアルミニウムを0.6μm堆積し、これをパターニ
ングして配線を形成した。
【0029】下記表1は、逆スパッタ条件を、 室温 圧力4mmTorr アルゴンガス(Ar)流量24sccm 投入電力400W として、逆スパッタ時間を0秒、30秒および60秒と
した場合のアルミニウム配線の剥がれの程度を示したも
のである。
【0030】
【0031】上記表1に示したように、本発明の半導体
装置の製造方法を適用して、配線材料のアルミニウムを
スパッタリングする直前に、スパッタ装置により二酸化
シリコン膜の表面を30秒前後逆スパッタした半導体装
置においては、アルミニウム配線の剥がれは非常に軽度
ではあるが見られたが、60秒前後逆スパッタした半導
体装置においては、アルミニウム配線の剥がれは全く見
られなかった。従って、配線材料のアルミニウムをスパ
ッタリングする直前に、二酸化シリコンの表面をクリー
ニングしたことにより、アルミニウム配線の剥がれを防
止することができた。また、二酸化シリコン膜の表面を
クリーニングした後に、この半導体装置の動作確認を行
ったが、ホットキャリア耐性等のトランジスタの信頼性
には、何ら影響しないことも確認することができた。
【0032】(実施例2)図1(a)〜(c)に示した
ように、実施例1と同様に、タングステンCVDおよび
エッチバック工程を経て、コンタクトホール16の中に
タングステンプラグ28を埋め込んだ。そして、図1
(d)に示したように、ヒドロキシルアミンを含有する
水溶液(アメリカEKC社製:EKC265)を用い
て、温度70℃で30分間の有機洗浄を行って二酸化シ
リコン膜14の表面をクリーニングした後、スパッタリ
ングにより、バリアメタルの上にアルミニウム銅合金
(AlCu)を堆積し、これをパターニングして配線を
形成した。これにより、配線の剥がれが生じる部分に付
着(堆積)していたTiOX やTiFX を除去すること
ができたため、配線の剥がれが生じる部分におけるメタ
ル配線の剥がれを防止することができた。
【0033】
【発明の効果】以上詳細に説明した様に、本発明の半導
体装置の製造方法は、プラグ材料は積層されていないの
に、エッチバックだけされる層間絶縁膜の上に形成され
る配線の剥がれを防止するために、この層間絶縁膜の上
に配線を形成する前に、この層間絶縁膜の表面をクリー
ニングするものである。従って、本発明の半導体装置の
製造方法によれば、層間絶縁膜の上に形成された配線の
剥がれを防止することができるため、剥がれた配線のパ
ーティクルがウエハに再付着してウエハを汚染すること
がないし、さらに半導体装置の製造ラインのクリーン度
も保たれるので、半導体装置の製造歩留りを向上させる
ことができる。また、配線の剥がれの問題がなくなるた
め、プラグのリセス量を少なくすることができ、プラグ
の上に形成される配線の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図1】 (a)〜(d)は、本発明の半導体装置の製
造方法の一実施例の工程を説明する断面フローチャート
である。
【符号の説明】
10 シリコン基板 12 不純物領域 14 層間絶縁膜(二酸化シリコン膜) 16 コンタクトホール 18 チタン 20 チタンナイトライド 22、24 クランプリング 26 タングステン 28 タングステンプラグ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/302 H01L 21/306 H01L 21/3065 H01L 21/44 - 21/445

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板あるいは下層配線の上に層間絶
    縁膜を形成し、この層間絶縁膜に接続孔を開口し、前記
    接続孔の底面および側壁ならびに前記層間絶縁膜の上に
    バリアメタルを形成した後、ウエハの外周部をクランプ
    リングで固定し、前記バリアメタルの上にCVD法によ
    ってプラグ材料を積層し、前記クランプリングを外して
    前記ウエハのさらに外周部をクランプリングで固定し、
    その表面の前記プラグ材料をエッチングガスを用いて前
    記接続孔の開口部と面一になるようにエッチバックし、
    少なくともこのエッチバックによって露出された前記層
    間絶縁膜の表面をクリーニングした後に、クリーニング
    された前記層間絶縁膜、前記バリアメタルおよび前記プ
    ラグ材料の上に上層配線を形成することを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】前記クリーニングは、逆スパッタ、あるい
    は酸化膜エッチャーによるエッチング、あるいはウェッ
    トエッチングである請求項1に記載の半導体装置の製造
    方法。
JP18924894A 1994-08-11 1994-08-11 半導体装置の製造方法 Expired - Fee Related JP2874033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18924894A JP2874033B2 (ja) 1994-08-11 1994-08-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18924894A JP2874033B2 (ja) 1994-08-11 1994-08-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0855820A JPH0855820A (ja) 1996-02-27
JP2874033B2 true JP2874033B2 (ja) 1999-03-24

Family

ID=16238116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18924894A Expired - Fee Related JP2874033B2 (ja) 1994-08-11 1994-08-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2874033B2 (ja)

Also Published As

Publication number Publication date
JPH0855820A (ja) 1996-02-27

Similar Documents

Publication Publication Date Title
US6177347B1 (en) In-situ cleaning process for Cu metallization
JP3245104B2 (ja) フッ素による金属劣化に対する耐性を改善する方法
JPH10321561A (ja) 基板の表面上に金属層を作製する方法
JPH08191104A (ja) 半導体集積回路装置およびその製造方法
US5985751A (en) Process for fabricating interconnection of semiconductor device
US6136691A (en) In situ plasma clean for tungsten etching back
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JP2874033B2 (ja) 半導体装置の製造方法
US10297497B2 (en) Sacrificial layer for platinum patterning
JP2736370B2 (ja) 半導体装置とその製造方法
JPH11111842A (ja) 多層配線構造およびその製造方法
JP3521200B2 (ja) 配線構造およびその形成方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
US6271120B1 (en) Method of enhanced silicide layer for advanced metal diffusion barrier layer application
US6534415B2 (en) Method of removing polymer residues after tungsten etch back
JPH11354466A (ja) 接点用開口を有する半導体基板に接点を形成する方法
JPH05299418A (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
US6214742B1 (en) Post-via tin removal for via resistance improvement
JPH05144948A (ja) 化学的気相成長法における前処理方法
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
JPH11297678A (ja) 半導体装置の製造方法
JPH0629240A (ja) 半導体装置並びにその製造方法
JP2000208618A (ja) 半導体装置の製造方法および半導体装置
JP2000164706A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981208

LAPS Cancellation because of no payment of annual fees