JPS58107684A - シヨツトキバリアダイオ−ドの電極形成方法 - Google Patents
シヨツトキバリアダイオ−ドの電極形成方法Info
- Publication number
- JPS58107684A JPS58107684A JP20671481A JP20671481A JPS58107684A JP S58107684 A JPS58107684 A JP S58107684A JP 20671481 A JP20671481 A JP 20671481A JP 20671481 A JP20671481 A JP 20671481A JP S58107684 A JPS58107684 A JP S58107684A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- electrode
- barrier metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 26
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ショットキバリアダイオードの上部電極の形
成方法に関する。
成方法に関する。
この種のショットキバリアダイオード（以下、ＳＢＤと
略記する）においては、その目的に応じて種々のバリア
ハイドを持つバリアメタルが使用される。この場合、使
用する金属の種類によって、マスクとなるシリコン酸化
膜との密着性が異なるため上部電極の形成時に種々の問
題が発生する。
略記する）においては、その目的に応じて種々のバリア
ハイドを持つバリアメタルが使用される。この場合、使
用する金属の種類によって、マスクとなるシリコン酸化
膜との密着性が異なるため上部電極の形成時に種々の問
題が発生する。
このような上部電極形成方法においては、一般に、少な
い工数で確実な形状形成を行なうことが望まれる。
い工数で確実な形状形成を行なうことが望まれる。
ＳＢＤの電極形成方法としては、従来は、電極蒸着後に
フォトエツチングを行なう方法が一般的であった。従来
法のプロセスの一例を第１図に示す。第１図は、ガード
リングを使用した高耐圧タイプのものを示した。ガード
リングを使用した場合には、酸化膜上のメタルのオーバ
ーオキサイドは必要とされず、また酸化膜のエツジの形
状と電極金属のエツジの形状は同一でもよい。
フォトエツチングを行なう方法が一般的であった。従来
法のプロセスの一例を第１図に示す。第１図は、ガード
リングを使用した高耐圧タイプのものを示した。ガード
リングを使用した場合には、酸化膜上のメタルのオーバ
ーオキサイドは必要とされず、また酸化膜のエツジの形
状と電極金属のエツジの形状は同一でもよい。
第１図ａからｄまでに示した従来法のプロセスを簡単に
説明するに、まず、シリコン基板１にガードリンク５を
形成し、シリコン酸化膜２を生長させ、次いでフォトエ
ツチングにより電極窓あけを行なう。次いでバリアメタ
ル層３を蒸着させ、フォトレジスト膜４を適用した後、
シリコン酸化膜上の不要なバリアメタル層とフォトレジ
スト膜をフォトエツチングによシ除去し、次いでバリア
メタル層３上のフォートレジスト膜４を除去した後、目
的の上部電極が残される０このように、従来法では多く
の工数を必要とする。
説明するに、まず、シリコン基板１にガードリンク５を
形成し、シリコン酸化膜２を生長させ、次いでフォトエ
ツチングにより電極窓あけを行なう。次いでバリアメタ
ル層３を蒸着させ、フォトレジスト膜４を適用した後、
シリコン酸化膜上の不要なバリアメタル層とフォトレジ
スト膜をフォトエツチングによシ除去し、次いでバリア
メタル層３上のフォートレジスト膜４を除去した後、目
的の上部電極が残される０このように、従来法では多く
の工数を必要とする。
したがって、本発明は、従来法のように多くの工数を必
要としない８ＢＤの上部電極形成方法を提供することを
目的とする。
要としない８ＢＤの上部電極形成方法を提供することを
目的とする。
ここに、上述のようなオーバーオキサイドを必要としな
い構造の８ＢＤの製造にあたって、シリコン酸化膜と密
着性の悪いバリアメダルを適切に選定することにより、
電極金属のフォトエツチング工程を省略でき、これによ
り工数の低減がはかれることがわかった。
い構造の８ＢＤの製造にあたって、シリコン酸化膜と密
着性の悪いバリアメダルを適切に選定することにより、
電極金属のフォトエツチング工程を省略でき、これによ
り工数の低減がはかれることがわかった。
しかして、本発明によれば、シリコン基板上のシリコン
酸化膜のエツジが垂直に切立った形状になるように電極
窓あけし、次いでシリコン酸化膜と密着性の悪い金属を
バリアメタル層として適用した後、シリコン酸化膜上の
不要なバリアメタルを除去することを特徴とするＳＢＤ
の電極形成方法が提供される。
酸化膜のエツジが垂直に切立った形状になるように電極
窓あけし、次いでシリコン酸化膜と密着性の悪い金属を
バリアメタル層として適用した後、シリコン酸化膜上の
不要なバリアメタルを除去することを特徴とするＳＢＤ
の電極形成方法が提供される。
本発明の８ＢＤの電極形成方法を第２図に示す一具体例
により詳述する。
により詳述する。
まず、シリコン基板１にＰガードリングを形成した後、
シリコン酸化膜２を生長させる。次いでシリコン酸化膜
のエツジが垂直に切立った形状になるようにフォトエツ
チングを行なう。これは、シリコン基板裏面へのりん拡
散なしでフォトエツチングすることにより達成される。
シリコン酸化膜２を生長させる。次いでシリコン酸化膜
のエツジが垂直に切立った形状になるようにフォトエツ
チングを行なう。これは、シリコン基板裏面へのりん拡
散なしでフォトエツチングすることにより達成される。
シん拡散が行なわれた場合には−、シリコン酸化膜のエ
ツジは切立った形状ではなくて、テーパーのついた形状
となる。
ツジは切立った形状ではなくて、テーパーのついた形状
となる。
シリコン酸化膜の電極窓あけに続いて、シリコン酸化膜
と密着性の悪い金属がバリアメタルとして選定され、バ
リアメタル層３が蒸着法、スパッタリング法等によって
適用される０このようなバリアメタルとしては、モリブ
デン、白金、パラジウム等が好ましい０ このような選定された金属がバリアメタル層として適用
されるときは、シリコン酸化膜との密着性が悪く、シか
も窓あけされたシリコン酸化膜のエツジが垂直に切立っ
ているために、バリアメタル層がシリコン酸化膜よりも
薄い厚さで適用された場合には、第２図のａに示すよう
に、シリコン酸化膜２上のバリアメタル３とシリコン基
板１上のバリアメタルとが切断された形となるｏしかも
、シリコン酸化膜２上のバリアメタル３は、該酸化膜と
の密着性が悪いので、フォトエツチングのような手段に
よらなくとも、比較的簡単な方法で、例えば溶媒中で超
音波をかけることによって伺ら不都合なく容易に剥離す
ることができる０このように、本発明の方法によれば、
８ＢＤの電極形成時において、シリコン酸化膜の電極窓
あけにフォトエツチングを行なうことを除き、それれ以
上のフォトエツチングを行なうことなく電極形成するこ
とが可能であり、これは一種のセルファラインのリフト
オフ法である０したがって、少なくとも電極蒸着後のフ
ォトリングラフイーとエツチングの工程を省略すること
が可能となり、大幅な工数の低減がはかれることになる
０なお、本発明の方法は、これまでに説明した８ＢＤの
他に、前述の二要件を満足すれば、全てのディスクリー
トデバイス、例えばダイオード、トランジスタ、サイリ
スタ等に応用することが可能である。
と密着性の悪い金属がバリアメタルとして選定され、バ
リアメタル層３が蒸着法、スパッタリング法等によって
適用される０このようなバリアメタルとしては、モリブ
デン、白金、パラジウム等が好ましい０ このような選定された金属がバリアメタル層として適用
されるときは、シリコン酸化膜との密着性が悪く、シか
も窓あけされたシリコン酸化膜のエツジが垂直に切立っ
ているために、バリアメタル層がシリコン酸化膜よりも
薄い厚さで適用された場合には、第２図のａに示すよう
に、シリコン酸化膜２上のバリアメタル３とシリコン基
板１上のバリアメタルとが切断された形となるｏしかも
、シリコン酸化膜２上のバリアメタル３は、該酸化膜と
の密着性が悪いので、フォトエツチングのような手段に
よらなくとも、比較的簡単な方法で、例えば溶媒中で超
音波をかけることによって伺ら不都合なく容易に剥離す
ることができる０このように、本発明の方法によれば、
８ＢＤの電極形成時において、シリコン酸化膜の電極窓
あけにフォトエツチングを行なうことを除き、それれ以
上のフォトエツチングを行なうことなく電極形成するこ
とが可能であり、これは一種のセルファラインのリフト
オフ法である０したがって、少なくとも電極蒸着後のフ
ォトリングラフイーとエツチングの工程を省略すること
が可能となり、大幅な工数の低減がはかれることになる
０なお、本発明の方法は、これまでに説明した８ＢＤの
他に、前述の二要件を満足すれば、全てのディスクリー
トデバイス、例えばダイオード、トランジスタ、サイリ
スタ等に応用することが可能である。
第１図は、従来法に従う８ＢＤの電極形成方法を示すブ
ロック図である。 第２図は、本発明に従う８ＢＤの電極形成方法を示すブ
ロック図である。 ここで、１はシリコン基板、２はシリコン酸化膜、３は
バリアメタル、５はＰ ガードリング。
ロック図である。 第２図は、本発明に従う８ＢＤの電極形成方法を示すブ
ロック図である。 ここで、１はシリコン基板、２はシリコン酸化膜、３は
バリアメタル、５はＰ ガードリング。
Claims (1)
- 【特許請求の範囲】 １）シリコン基板上のシリコン酸化膜のエツジが垂直に
切立った形状になるように電極窓あけし、次いでシリコ
ン酸化膜と密着性の悪い金属をバリアメタル層として適
用した後、シリコン酸化膜上の不要なバリアメタルを除
去することを特徴とするショットキバリアダイオードの
電極形成方法。 ２、特許請求の範囲第１項記載の電極形成方法において
、電極窓おけがシリコン基板裏面へのりん拡散なしにフ
ォトエツチングすることによって行われることｔ特徴と
する電極形成方法。 ３）％許請求の範囲第１項記載の電極形成方法において
、バリアメタル層がモリブデン、白金又はパラジウムの
蒸着により形成されることを特徴とする電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20671481A JPS58107684A (ja) | 1981-12-21 | 1981-12-21 | シヨツトキバリアダイオ−ドの電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20671481A JPS58107684A (ja) | 1981-12-21 | 1981-12-21 | シヨツトキバリアダイオ−ドの電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107684A true JPS58107684A (ja) | 1983-06-27 |
Family
ID=16527888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20671481A Pending JPS58107684A (ja) | 1981-12-21 | 1981-12-21 | シヨツトキバリアダイオ−ドの電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086531A (ja) * | 2001-09-07 | 2003-03-20 | Seiko Instruments Inc | パターン電極作製法およびその作製法で作製されたパターン電極 |
-
1981
- 1981-12-21 JP JP20671481A patent/JPS58107684A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086531A (ja) * | 2001-09-07 | 2003-03-20 | Seiko Instruments Inc | パターン電極作製法およびその作製法で作製されたパターン電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181755A (en) | Thin film pattern generation by an inverse self-lifting technique | |
| US4789647A (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| JPS58107684A (ja) | シヨツトキバリアダイオ−ドの電極形成方法 | |
| US3639186A (en) | Process for the production of finely etched patterns | |
| JPS5972133A (ja) | 半導体素子基板の金属電極膜形成方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| US3953266A (en) | Process for fabricating a semiconductor device | |
| US3813762A (en) | Method of producing schottky contacts | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JP2574808B2 (ja) | 薄膜トランジスタの製造方法 | |
| US3923562A (en) | Process for producing monolithic circuits | |
| US3754321A (en) | Method of producing a silicon transistor device | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPS5912010B2 (ja) | 半導体装置の製造方法 | |
| JPS6321871A (ja) | 半導体装置 | |
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPS58165379A (ja) | 半導体装置の製造法 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS58180052A (ja) | 半導体集積回路 | |
| JPS5992577A (ja) | 薄膜素子板 |