JPH04206842A - パッド形成方法 - Google Patents

パッド形成方法

Info

Publication number
JPH04206842A
JPH04206842A JP33810890A JP33810890A JPH04206842A JP H04206842 A JPH04206842 A JP H04206842A JP 33810890 A JP33810890 A JP 33810890A JP 33810890 A JP33810890 A JP 33810890A JP H04206842 A JPH04206842 A JP H04206842A
Authority
JP
Japan
Prior art keywords
film
pattern
pad
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33810890A
Other languages
English (en)
Other versions
JPH0828390B2 (ja
Inventor
Katsunori Nishii
勝則 西井
Yoshito Ikeda
義人 池田
Chinatsu Azuma
東　千夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2338108A priority Critical patent/JPH0828390B2/ja
Publication of JPH04206842A publication Critical patent/JPH04206842A/ja
Publication of JPH0828390B2 publication Critical patent/JPH0828390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するもので、特にパ
ッドの形成方法に関するものである。
従来の技術 近爪　半導体はますます進歩し高集積度で高速動作を目
指したＬＳＩが開発されている。高速動作を要求される
ＬＳＩではデバイスの高速性はもちろんのことパッド抵
抗による遅延が問題となっている。特に超高速動作が可
能なＧａＡｓＩＣやマイクロ波帯で使用するＨ　Ｅ　Ｍ
　Ｔでは厚膜のＡｕパッドが用いられている。
第３図は従来のＨＥＭＴに用いられているＡｕパッド形
成工程の製造方法を説明する製造工程の断面図である。
第３図において２１はＧａＡｓ１（Ｅ　Ｍ　Ｔ構造基（
反２２は第１の余尺２３はＡｕ薄膜２４はフォトレジス
トパターン、２５はメッキＡｕ、　　２６は絶縁膜２７
は絶縁膜開口部である。
ソース・ドレインオーミック重態　およびゲートショッ
トキー金属を形成したＧａＡｓＨＥ　Ｍ　Ｔ基板２１上
に基板２１とＡｕ薄膜２３の密着性がよくないので第１
の金属２２として例えはＴｉを５００人蒸着した後、Δ
Ｕ薄膜２３を１０００人蒸着により形成する（ａ）。次
に所望のパッドパターンを抜きのフォトレジストパター
ン２４で形成は　メッキ法により厚さ１μｍのメッキＡ
ｕパターン２５を形成してパッドとする（ｂ）。次に前
記フォトレジストパターン２４を除去し　前記メッキＡ
ｕパターン２５以外のＡｕ薄膜２３を除去し　さらに第
１の金属２１を除去して配線を形成する（ｃ）。次に全
面に保護膜となる絶縁膜２Ｇを形成し　所望のパターン
でパッド部の絶縁膜開口部２７を形成してパッド部が完
成する。
発明が解決しようとする課題 しかしながら、第３図で説明したようなパッドの形成方
法で１１　　Ａｕ薄膜除去時にメッキＡｕも、エッチン
グされるためパッド厚が小さくなるという問題やまた　
組立時のワイヤボンドの際　メッキＡｕ２５表面荒れに
よりワイヤボンド不良が発生ずるといった問題があった 本発明はＡｕ薄膜を除去する時にパッド部の上面を絶縁
膜あるいは金属膜で覆うことによりパッド表面を保護し
　パッド厚が小さくならず、かつパッド表面荒れがない
パッド形成方法を提供することを目的とする。
課題を解決するための手段 前記したように本発明はＡｕパターンの膜減りや表面荒
れによるワイヤボンド不良という課題を解決するために
半導体基板上に第１の金属膜およびＡｕ膜を全面に形成
する工程と、全面に第１の絶縁膜を形成する工程と、所
望のパッドパターンをフォトレジストで形成し　、エッ
チングにより前記第１の絶縁膜およびＡｕ膜および第１
の金属膜を所望のパッドパターンに加工する工程と、前
記フォトレジストを除去する工程と、全面に第２の絶縁
膜を形成する工程と、所望のパターンで前記パッドパタ
ーン上に開口パターンを形成する工程と、前記開口パタ
ーンの前記第２の絶縁膜および第１の絶縁膜を除去する
工程からなる方法を提供する。
また本発明（よ　半導体基板上に第１の金属膜およびＡ
ｕ薄膜を形成する工程と、前記Ａｕ薄膜上に所望のフォ
トレジストパターンを抜きパターンで形成する工程と、
前記フォトレジストパターン内にＡｕを選択的にメッキ
法で形成する工程と、全面に第２の金属膜を形成する工
程と、　リフトオフ法により前記メッキＡｕパターン上
にのみ前記第２の金属膜を残存させる工程と、メッキＡ
ｕパターン部外のＡｕ薄膜を除去する工程と、第１の金
属膜および第２の金属膜を除去する工程と、全面に絶縁
膜を形成する工程と、前記メッキＡｕパターン上に所望
の前記絶縁膜開口部を形成する工程からなる方法を提供
するものである。
作用 本発明は上記の方法により、パッドとなるＡｕの上面に
絶縁膜あるいは金属膜を形成するためはパッド部以外の
基板上にある薄膜を除去する時にパッドのＡｕの厚みが
減ることを防止できる。またパッド表面が製造工程の際
に露出することもないのて　パッド表面が荒れたり、変
質したりすることもなく清浄に保たれ　ワイヤボンドす
る時に密着性のよいパッドを実現できる。
実施例 本発咀　パッド形成方法の第１の実施例を第１図（ａ）
〜（ｄ）に示も　第１図は本発明を用いて作製したＡｕ
パッドの製造工程断面図である。第１図において、　１
は半導体基板　２は第１の今風　３はＡｕ薄膜　４は第
１の絶縁膜　５はフォトレジストパターン、　６は配線
パターン、　７は第２の絶縁肌８は開口部である。
オーミック電極およびゲートショットキー電極を形成し
たＨ　Ｅ　Ｍ　Ｔ構造のＧａＡｓ半導体基板ｌ上に金属
である第１の金属２として例えはＴ１を５００人蒸蓋上
　その上にＡｕ膜３を８０００人蒸着蓋上り形成じさら
に第１の絶縁膜４として例えばシリコン窒化膜を５００
人形成する（ａ）。次に所望の配線パターンをフォトレ
ジストパターン５で形成し　イオンシリングで前記フォ
トレジストパターン５をマスクに前記第１の絶縁膜４、
Ａｕ膜３および第１の金属２を、エッチングし　配線パ
ターン６を形成する（ｂ）。次に前記フォトレジストパ
ターン５を除去し全面に表面保護膜用に第２の絶縁膜７
として例えばシリコン窒化膜を７０００人形成する（ｃ
）。次に所望のパターンで前記配線パターン６上の前記
第２および第１の絶縁膜に開口部８を形成する（ｄ）。
本発明の第１の実施例ではパッド金属であるＡｕ膜３を
形成後直ちに第１の絶縁膜４を形成しているためＡｕ膜
３の表面は保護されており、フォＩ・レジストにさらさ
れたり、Ａｕ膜３表面をどの工程において直接処理され
ることはない。このた）ｆ）　　Ａｕ表面は安定であり
、組立時のワイヤポンドの際密着不良等の不良は発生し
ない。
次に本発明を用いた第２の実施例を第２図（ａ）〜（ｅ
）に示す。第２図において１１は半導体基板１２は第１
の余尺１３はＡｕ薄膜１４はフォトレジストパターン、
　１５はメッキＡｕパターン、　１６は第２の金属ＷＬ
１７は絶縁膜１８は開口部である。
オーミック電極およびゲート電極を形成したＨＥＭＴ構
造のＧａＡｓ半導体基板１１上に第１の金属１２として
例えばＴｉを５００人形成Ｌ　その上にＡｕ薄膜１３を
１０００人形成する（ａ）。前記Ａｕ薄膜１３上に所望
のフォトレジストパターン１４を抜きパターンで形成し
　前記フォトレジストパターン１４内にＡｕをメッキ法
で選択的に形成Ｌ　メッキＡｕパターン１５を形成する
（ｂ）。次に全面に第２の金属膜１６として例えばＴ１
を７００人蒸蓋上より形成し　リフトオフ法により前記
メッキＡｕパターン１５上にのみ前記第２の金属膜１６
を形成する（Ｃ）。メッキＡｕパターン１５以外のＡｕ
薄膜１３をウェット、エッチングにより除去し　さらに
第１の金属１２および第２の金属１６を同時に除去する
（ｄ）。その後、全面に保護膜になる絶縁膜１７として
、例えばシリコン窒化膜を８０００人形成し前記メッキ
Ａｕパターン１５上に所望の開口部１８を形成する（ｅ
）。
本発明第２の実施例ではメッキＡｕパターン１５表面を
第２の金属膜１６で保護Ｌ　Ａｕ薄膜１３除去時の、エ
ッチングによる表面の荒れ防止と、パッド厚が減少する
のを防止している。そしてその後第１の金属膜１２と同
時に第２の金属膜１６を除去し　直ちに絶縁膜１７を形
成して表面を保護している。
また　本実施例において第１の金属と第２の金属として
ともにＴ１を用し＼　しかも第１の金属膜厚より第２の
金属膜厚を大きくしておけ（よ　第１の金属膜の、エッ
チングが完了しても第２の金属膜がパッド表面には残っ
ており表面は保護されたままであり、表面荒れや変質が
起こったりすることはない。
なお本発明の第１および第２の実施例で第１の金属をＴ
ｉ、第２の金属をＴｉを用いて説明したがこＱ− れはＣｒであっても良い。また絶縁膜もシリコン窒化膜
を用いて説明したがシリコン酸化膜であってもよい。
発明の効果 本発明ＪＩ　　Ａｕパッドの形成において、パッド表面
に絶縁膜を形成したり、金属膜を形成することによりＡ
ｕパッド表面を保護し　他の工程でのいかなる処理があ
っても、パッド表面荒れやパッド厚減少を防止すること
かでき、組立工程のワイヤボンドにおいても密着の良い
パッドが得られ　信頼性の高いデバイスが歩留りよく得
られるので、その実用的効果は太きい。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）および第２図（ａ）−（ｅ）はそ
れぞれ第１および第２の実施例におけるパッド形成方法
を説明するため工程断面＠　第３図（ａ）〜（ｄ）は従
来のパッド形成方法を説明するための工程断面図である
。 １．１１・・・・半導体基板　２，１２・・・・第１の
金属膜３・・・・Ａｕ１ｌ克　４・・・・第１の絶縁膜
　１３・・・・Ａｕ薄風１４・・・・フォトレジストパ
ターン、　１５・・・・パッド用メッキＡＩＪパターン
、　１６・・・・第２の金属　７・・・・第２の絶縁へ
　１７・・・・絶縁風 代理人の氏名　弁理士　小鍜冶　明　ほか２名にノ　　
　　　　　　　　　　　　　　　　　（）之り

Claims (1)

  1. 【特許請求の範囲】 （１）半導体基板上に第１の金属膜およびＡｕ膜を全面
    に形成する工程と、前記Ａｕ膜上に第１の絶縁膜を形成
    する工程と、所望のパッドパターンをフォトレジストで
    形成し、エッチングにより前記レジスト下の前記第１の
    絶縁膜および前記Ａｕ膜および前記第１の金属膜を所望
    のパッドパターンに加工する工程と、前記フォトレジス
    トを除去する工程と、全面に第２の絶縁膜を形成する工
    程と、所望パターンで前記パッドパターン上に開口パタ
    ーンを形成する工程と、前記開口パターンの前記第２の
    絶縁膜および前記第１の絶縁膜を除去する工程とを有す
    ることを特徴とするパッド形成方法。（２）半導体基板
    上に第１の金属膜およびＡｕ薄膜を形成する工程と、前
    記Ａｕ薄膜上に所望のフォトレジストパターンを形成す
    る工程と、前記フォトレジストパターン内にＡｕを選択
    的にメッキ法で形成する工程と、全面に第２の金属膜を
    形成する工程と、リフトオフ法により前記メッキＡｕパ
    ターン上にのみ前記第２の金属膜を残存させる工程と、
    メッキＡｕパターン部外の前記Ａｕ薄膜を除去する工程
    と、前記第１の金属膜および前記第２の金属膜を除去す
    る工程と、全面に絶縁膜を形成する工程と、前記メッキ
    Ａｕパターン上に所望の前記絶縁膜開口部を形成する工
    程を有することを特徴とするパッド形成方法。 （３）第２の金属膜が第１の金属膜と同種の金属膜であ
    り、かつ第２の金属膜厚が第１の金属膜厚より厚いこと
    を特徴とする請求項２記載のパッド形成方法。
JP2338108A 1990-11-30 1990-11-30 パッド形成方法 Expired - Fee Related JPH0828390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2338108A JPH0828390B2 (ja) 1990-11-30 1990-11-30 パッド形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2338108A JPH0828390B2 (ja) 1990-11-30 1990-11-30 パッド形成方法

Publications (2)

Publication Number Publication Date
JPH04206842A true JPH04206842A (ja) 1992-07-28
JPH0828390B2 JPH0828390B2 (ja) 1996-03-21

Family

ID=18314991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2338108A Expired - Fee Related JPH0828390B2 (ja) 1990-11-30 1990-11-30 パッド形成方法

Country Status (1)

Country Link
JP (1) JPH0828390B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429994A (en) * 1993-07-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Wiring forming method, wiring restoring method and wiring pattern changing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429994A (en) * 1993-07-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Wiring forming method, wiring restoring method and wiring pattern changing method

Also Published As

Publication number Publication date
JPH0828390B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US5753546A (en) Method for fabricating metal oxide field effect transistors
JPS63155671A (ja) 半導体装置の製造方法
JPH02103939A (ja) 半導体装置の製造方法
US5397733A (en) Method for the construction of field oxide film in semiconductor device
JPH01315163A (ja) 半導体集積回路装置の製造方法
JPH05275373A (ja) 化合物半導体装置の製造方法
JPH04206842A (ja) パッド形成方法
JP3067135B2 (ja) 半導体装置の製造方法
JPS60153149A (ja) 多層配線の形成方法
JPS59112654A (ja) 砒化ガリウム半導体装置
JP2991388B2 (ja) 半導体装置の製造方法
JPH01268150A (ja) 半導体装置
JPS6240770A (ja) 半導体装置の製造方法
KR930006725B1 (ko) 반도체장치의 전극구조 및 그 제조방법
JPS6025277A (ja) 半導体装置の製造方法
JPS59189678A (ja) 半導体装置とその製造方法
JPS62118582A (ja) 半導体装置の製造方法
JPH01244667A (ja) 砒化ガリウム電界効果型トランジスタの製造方法
JPS58201330A (ja) 導電膜パタ−ンの形成方法
JPH0794481A (ja) 半導体装置の製造方法
JPH03169026A (ja) 半導体装置
JPH03187274A (ja) 薄膜トランジスタ
JPH04286324A (ja) 低抵抗コンタクト製造方法
JPH04269833A (ja) 半導体装置
JPH05299634A (ja) 化合物半導体素子およびその製法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080321

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees