JP2574808B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2574808B2 JP2574808B2 JP62212753A JP21275387A JP2574808B2 JP 2574808 B2 JP2574808 B2 JP 2574808B2 JP 62212753 A JP62212753 A JP 62212753A JP 21275387 A JP21275387 A JP 21275387A JP 2574808 B2 JP2574808 B2 JP 2574808B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- source
- doped
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000010408 film Substances 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 2
- 230000000873 masking effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリクス形液晶表示素子に係
り、特に、低コストな薄膜トランジスタの製造方法に関
する。
り、特に、低コストな薄膜トランジスタの製造方法に関
する。
従来の薄膜トランジスタは、ゲート電極を形成後、絶
縁膜，半導体膜，不純物をドープした半導体膜を順次積
層した後、この２つの半導体膜を島状にホトエッチング
した後、ソース・ドレイン電極パターンを形成し、その
後チャンネル部の不純物をドープした半導体膜をエッチ
ングし、最後に、透明電極パターンを形成していた。そ
のため、マスク数としては、最低４枚が必要であった。
縁膜，半導体膜，不純物をドープした半導体膜を順次積
層した後、この２つの半導体膜を島状にホトエッチング
した後、ソース・ドレイン電極パターンを形成し、その
後チャンネル部の不純物をドープした半導体膜をエッチ
ングし、最後に、透明電極パターンを形成していた。そ
のため、マスク数としては、最低４枚が必要であった。
なお、マスク数の低減に関する先行技術には特開昭63
−15472号公報がある。
−15472号公報がある。
しかし、上記先行技術ではドレイン電極下に半導体膜
が必ず存在する為、ドレイン電極の接着性に問題があっ
た。
が必ず存在する為、ドレイン電極の接着性に問題があっ
た。
上記従来技術はマスク数が大であるため、工程が低く
なるという問題があった。
なるという問題があった。
本発明の目的は、より少いマスク数で歩留の良い薄膜
トランジスタ（TFT）の製造方法を提供することにあ
る。
トランジスタ（TFT）の製造方法を提供することにあ
る。
上記目的は、一体化したソース・ドレイン電極パター
ンをマスクとして前記２つの半導体膜を加工し、チャン
ネル部の不純物ドープされた半導体膜の除去を透明電極
パターンをマスクとして行ないかつゲート電極をマスク
に背面露光により半導体膜および不純物ドープされた半
導体膜をゲート電極とソース・ドレイン電極の交叉部に
のみ設けることにより、達成される。
ンをマスクとして前記２つの半導体膜を加工し、チャン
ネル部の不純物ドープされた半導体膜の除去を透明電極
パターンをマスクとして行ないかつゲート電極をマスク
に背面露光により半導体膜および不純物ドープされた半
導体膜をゲート電極とソース・ドレイン電極の交叉部に
のみ設けることにより、達成される。
一体化したソース・ドレイン電極は、２つの半導体膜
加工の際のマスクとして使用されるが、これはチャンネ
ル部分も被覆されるように形成されるため、チャンネル
部の半導体膜がエッチンゲされることがない。また、こ
のチャンネル部分の加工は透明電極パターンで行なわれ
るため、最終的には、ソースとドレイン電極は分離でき
る。
加工の際のマスクとして使用されるが、これはチャンネ
ル部分も被覆されるように形成されるため、チャンネル
部の半導体膜がエッチンゲされることがない。また、こ
のチャンネル部分の加工は透明電極パターンで行なわれ
るため、最終的には、ソースとドレイン電極は分離でき
る。
また、半導体膜および不純物ドープされた半導体膜の
パターンは、ゲート電極をマスクとする背面露光による
パターン形成とソース・ドレイン電極と同じマスクによ
るパターン形成を組合せることにより形成される為マス
ク数が増えることなく交叉部のみに設けることが出来
る。
パターンは、ゲート電極をマスクとする背面露光による
パターン形成とソース・ドレイン電極と同じマスクによ
るパターン形成を組合せることにより形成される為マス
ク数が増えることなく交叉部のみに設けることが出来
る。
以下、本発明の実施例を説明する。
第１図に、本発明の一実施例のTFTの断面構造のプロ
セスフローを示す。また、第２図は本実施例のTFTの平
面図である。ガラス基板１上にゲート電極パターン２を
第１のホトエッチング工程で形成した後、ゲート絶縁膜
３（例えば窒化シリコン），半導体膜４（例えば、非晶
質水素化シリコン），不純物をドープした半導体膜５
（例えば、リンを0.2〜２％程度ドープした非晶質水素
化シリコン）を堆積した。次にポジ形ホトレジストを全
面に塗布し、背面から露光することにより、ゲートパタ
ーン上にのみホトレジストパターンを残し、これで、不
純物をドープした半導体膜とその下層の半導体膜をエッ
チング除去した。その後、ソース・ドレイン電極用金属
膜６（例えば、CrもしくはCr/Al2重膜）を積層する。次
に第２のホトエッチング工程においてソースとドレイン
電極を一体化した形でソース・ドレイン電極膜６、不純
物ドープした半導体膜５、半導体膜４をホトエッチング
により加工する。ここまでの工程が終了すると第１図
（ａ）のようになる。その後、透明道電膜７を堆積（第
１図（ｂ））し、第３のホト工程においてこれをソース
・ドレイン電極上と画素部上に残るごとく形成し、これ
をマスクとして、チャンネル部のソース・ドレイン電極
金属膜６と不純物をドープした半導体膜５を形成した
（第１図（ｃ）および第２図）。これにより薄膜トラン
ジスタが３枚のマスクで完成した。
セスフローを示す。また、第２図は本実施例のTFTの平
面図である。ガラス基板１上にゲート電極パターン２を
第１のホトエッチング工程で形成した後、ゲート絶縁膜
３（例えば窒化シリコン），半導体膜４（例えば、非晶
質水素化シリコン），不純物をドープした半導体膜５
（例えば、リンを0.2〜２％程度ドープした非晶質水素
化シリコン）を堆積した。次にポジ形ホトレジストを全
面に塗布し、背面から露光することにより、ゲートパタ
ーン上にのみホトレジストパターンを残し、これで、不
純物をドープした半導体膜とその下層の半導体膜をエッ
チング除去した。その後、ソース・ドレイン電極用金属
膜６（例えば、CrもしくはCr/Al2重膜）を積層する。次
に第２のホトエッチング工程においてソースとドレイン
電極を一体化した形でソース・ドレイン電極膜６、不純
物ドープした半導体膜５、半導体膜４をホトエッチング
により加工する。ここまでの工程が終了すると第１図
（ａ）のようになる。その後、透明道電膜７を堆積（第
１図（ｂ））し、第３のホト工程においてこれをソース
・ドレイン電極上と画素部上に残るごとく形成し、これ
をマスクとして、チャンネル部のソース・ドレイン電極
金属膜６と不純物をドープした半導体膜５を形成した
（第１図（ｃ）および第２図）。これにより薄膜トラン
ジスタが３枚のマスクで完成した。
この場合、半導体膜４および不純物ドープされた半導
体膜５はゲート電極とソース・ドレイン電極の交叉部の
み（第２図の斜線部）に存在するため、ソース・ドレイ
ン電極はゲート電極部上以外ではゲート絶縁膜上に形成
され、半導体膜上に全線が形成された前記先行技術の場
合より、接着性が向上した。
体膜５はゲート電極とソース・ドレイン電極の交叉部の
み（第２図の斜線部）に存在するため、ソース・ドレイ
ン電極はゲート電極部上以外ではゲート絶縁膜上に形成
され、半導体膜上に全線が形成された前記先行技術の場
合より、接着性が向上した。
なお、ここではゲート電極として、Crを使用したが、
状況におうじてCr/Mo2重膜等を使用できることは言うま
でもない。
状況におうじてCr/Mo2重膜等を使用できることは言うま
でもない。
本発明によれば、薄膜トランジスタ形成におけるマス
ク数を低減できるので、低コストでかつ少ない工程数で
薄膜トランジスタを形成できる。
ク数を低減できるので、低コストでかつ少ない工程数で
薄膜トランジスタを形成できる。
第１図は本発明の一実施例を示す断面図、第２図はその
平面図である。
平面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 筒井 謙 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 塚田 俊久 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭63−15472（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上にゲート電極のパターンを形成する
第１のホトエッチング工程と、ゲート絶縁膜、半導体膜
及び不純物をドープした半導体膜を堆積する第１の堆積
工程と、上記ゲート電極をマスクする背面露光により、
上記不純物をドープした半導体膜及び上記半導体膜をゲ
ートパターン上に残してエッチングする工程と、ソース
・ドレイン電極の金属膜を積層する第２の堆積工程と、
上記ソース・ドレイン電極の金属膜、不純物ドープした
半導体膜及び半導体膜を、ソースとドレイン電極を一体
化した形で、ソース・ドレイン電極の領域にパターン形
成する第２ホトエッチング工程と、透明導電膜を堆積す
る工程と、上記透明導電膜のパターンを形成する第３の
ホトエッチング工程を有し、 上記第３のホトエッチング工程はさらに上記透明導電膜
をマスクにチャンネル部の上記ソース・ドレイン電極の
金属膜及び上記不純物をドープした半導体膜をエッチン
グすることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62212753A JP2574808B2 (ja) | 1987-08-28 | 1987-08-28 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62212753A JP2574808B2 (ja) | 1987-08-28 | 1987-08-28 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457673A JPS6457673A (en) | 1989-03-03 |
| JP2574808B2 true JP2574808B2 (ja) | 1997-01-22 |
Family
ID=16627844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62212753A Expired - Fee Related JP2574808B2 (ja) | 1987-08-28 | 1987-08-28 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574808B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3105711B2 (ja) * | 1993-08-31 | 2000-11-06 | 三菱鉛筆株式会社 | ゲル状物と固形物を併用する水性ボールペン用インキ追従体 |
| CA2130893A1 (en) * | 1993-09-17 | 1995-03-18 | Bayer Corporation | Method and system for collecting, processing and storing blood components |
| US5893621A (en) * | 1994-07-14 | 1999-04-13 | Citizen Watch Co., Ltd. | Liquid crystal display and method of manufacturing the same |
-
1987
- 1987-08-28 JP JP62212753A patent/JP2574808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457673A (en) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| GB2172745A (en) | Method of manufacturing thin film transistor | |
| JPH0282571A (ja) | アクティブマトリクス基板の製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| JP2574808B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2873119B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JPH06204247A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0836192A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH0323429A (ja) | 薄膜トランジスタ | |
| JP2877363B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH01236655A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH10173197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| JP2527579B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |