JPH0360042A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタ（以下ＴＰＴと略す）の製造
方法に関し、特に背面露光を利用した工程数の少ないＴ
ＰＴの製造方法に関する。

（ロ）従来の技術 第５図に一般的なＴＰＴのＩ折面図を示す。このＴＰＴ
作製に際しては、ゲート電極（Ａ）、ゲート絶縁膜（Ｂ
）、半導体［（Ｃ）、表示電極（Ｄ）、ソース・ドレイ
ン電極（Ｅ）をそれぞれバターニングする。

この中でゲート絶縁膜はメタルマスク等で加工でき、フ
ォトマスクを必ずしも必要としない。

そこで、ＴＰＴ製造には最低４回のマスク工程が必要で
ある。

一方、ＴＰＴは成膜工程、７オトリソ工程、エツチング
工程の３工程の繰り返しで製造される。

（ハ）発明が解決しようとした課題 ＴＰＴの製造時のスループットを決めるのは高精度位置
合わせを必要としたマスクアライナ−を使用した露光工
程である。

従ってＴＰＴの製造工程で使用するフォトマスク枚数を
減少する事は製造におけるスループット（歩留り）を増
加することになり、製造コストの低減となる。

現状の装置能力では例えば４枚のフォトマスクで製造し
たＴＰＴを３枚のフォトマスクで製造すると、スループ
ットは４／３倍となると言っても過言ではない。

（ニ）課題を解決するための手段 本発明では、フォトマスク使用枚数を減らすためにセル
フアライメント露光を使用した。

すなわち、■背面露光により、半導体膜を自己整合的に
ゲート電極と同形状のパターンに形成する、■背面露光
により自己整合的にゲート電極上から透明導電膜を除去
する、（ゲート電極と反転パターンの透明導電膜を形成
する。）■フォトマスクを使用して、透明導電膜と半導
体膜に連続的に再度エツチングを施し、所定のパターン
を形成する。従って本プロセスでは半導体膜と透明電極
のパターンをセルフアライメント２工程とフォトマスク
１工程で形成する。

（ホ）作用 従来は半導体膜と透明導電膜の微細加工に際しフォトマ
スク工程が２工程必要であったのに対し、本プロセスで
はフォトマスク工程が１工程減少する。

また、セルフアライメント工程が２工程増加するが、高
精度位置決め機構の必要のない安価な露光装置で対応で
き、スループット低減要因とならず、むしろセルフアラ
イメントのため、ＫＭ度パターンが形成されるという作
用がある。

（へ）実施例 第３図は本発明の製造方法により作成されたＴＰＴの平
面図、第４図は第３図のＡ−Ａ’綿線上の断面図である
。

第１図、第２図はそれぞれ本発明の製造方法の工程順の
平面図と断面図である。

以下、第１図と第２図を用いて本発明の製造方法を詳述
する。

（実施例１） １）ガラス基板上に第１のフォトマスクにより第１の金
属（１）からなるゲート配線及びゲート電極を形成する
。（第１図（ａ）、第２図（ａ）参照） ２）ゲート絶縁膜及び半導体膜を堆積し、背面露光によ
りゲート電極とほぼ同形状のレジスト（２）を形成する
。このレジスト形成に際して。

露光量−現像時間の条件調整及びレジストベーキング条
件調整等でゲート電極より大きなパターンで形成するこ
とがより好ましい。（第２図（ｂ）参照） ３）半導体膜（３）をエツチングする。（第１図（ｂ）
、第２図（ｃ）参照） ４）全面に透明導電膜を堆積し、背面露光によりゲート
電極と反転パターンのレジスト（２）を形成する。この
レジスト形成に際して、露光量−現像時間の条件調整及
びレジストベーキング条件調整等でゲート電極と一部重
なりあうことがより好ましい。（第２図（ｄ）参照） ５）透明導電膜（５）をエツチングする。（第１図（Ｃ
）、第２図（ｅ）参照） ６）第２のフォトマスクによりレジスト（２）を形成し
く第１図（ｄ）参照）、該レジストをマククに透明導電
膜と半導体膜を連続的にエツチングする。（第１図（ｅ
）、第２図（ｇ）参照）７）第２の金属を堆積し、第３
のフォトマスクでドレイン配線（９）を形成する。（第
１図（ｆ）、第２図（ｈ）参照） 以上】）〜７）までの工程ではフォトマスクを使用する
枚数として、■）ゲート電極（第１の金属）、＋１）半
導体膜、透明導電膜による表示電極、ドレイン・ソース
電極、Ｉｌｌ　）　　ドレイン配線（第２の金属）の３
枚でＴＰＴが形成できる。

また、本プロセスでは、ゲート電極（１）とドレイン電
極（６）及びソース電極（７）（透明導電膜）の重なり
領域をセルフアライメント（自己整合）で作るため、重
なり領域が非常に小さくでき、寄生容量の小さなＴＰＴ
をつくることができる。

（実施例２） 実施例１と同様なプロセスで透明導電膜でドレイン電極
（６）及びソース電極（７）を形成後、第１図（ｇ）、
第２図（ｉ）に示す様に第２の金属でドレイン電ｔｆｉ
（６）及びソース電極（７）を２層にする。また、第２
の金属で補助容量電極（１０）を形成する。

第２の金属によるドレイン電極（６）とソース電極（７
）の間隔は透明導電膜によるドレイン電極（６）とソー
ス電極（７）の間隔より狭く、第２の金属も透明導電膜
と同様に半導体膜と接触するため、実施例１に比べて寄
生容量は大きくなるが、半導体膜（３）とドレイン電極
（６）及びソース電極（７）とのコンタクト抵抗が小さ
くなる。

また、半導体膜と透明導電膜のオーバーラツプの困難な
プロセス条件でもＴＰＴの製造が可能であり、実施例１
よりもプロセスマージンが大きい。

実施例２では半導体膜とのコンタクトは第２の金属で行
うため、ドレイン電極（６）には透明導を膜を必ずしも
残さなくてもよい。

（ト）発明の効果 本発明の製造方法は従来工程より１枚少ない、３枚のフ
ォトマスク工程でＴＰＴが作製でき、スループットの向
上及び製造コストの低減がはかれる利点がある。

【図面の簡単な説明】

第１図は本発明の製造方法によるＴＰＴの製造工程順の
平面図、第２図は本発明の製造方法によるＴＰＴの製造
工程順の断面図、第３図は本発明の製造方法により作成
されたＴＰＴの平面図、第４図は第３図のＡ−Ａ’綿線
上の断面図、第５図は従来の製造方法により作成された
ＴＰＴの断面図である。 （１）・・・第１の金属、（２）・・・レジスト、（３
）・・・半導体膜、（４）・・・ゲート絶縁膜、（５）
・・・透明導電膜、（６）・・・ドレイン電極、（７）
・・・ソース電極、（８）・・・表示電極、（９）・・
第２の＊ａ、（１０）・・・補助容量電極、（Ａ）・・
・ゲー）電極、（Ｂ）・・・ゲート絶縁膜、（Ｃ）・・
・半導体膜、（Ｄ）・・・表示電極、（Ｅ）・・・ソー
ス・ドレイン電極。

Claims (4)

【特許請求の範囲】
1. （１）透明絶縁性基板上に不透明な第１の金属を堆積し
   、第１のフォトマスクでゲート電極とゲート配線を作る
   第１工程、透明なゲート絶縁膜と半導体膜を堆積する第
   ２工程、背面露光により第１の金属と同形状のレジスト
   を形成し、半導体膜をエッチングする第３工程、透明導
   電膜を全面に堆積し、背面露光により第１の金属と反転
   形状のレジストを形成し、透明導電膜をエッチングする
   第４工程、第２のフォトマスクを使用して透明導電膜と
   半導体膜を連続的にエッチングし、透明電極によリソー
   ス・ドレイン電極と表示電極を形成し、半導体膜を島化
   する第５工程、第２の金属を堆積し、第３のフォトマス
   クでドレイン配線を形成する第６工程から成ることを特
   徴とした薄膜トランジスタの製造方法。
2. （２）第６工程で透明電極よりも大きなパターンで第２
   の金属を作製し、第２の金属が半導体膜と接触すること
   を特徴とした特許請求第１項記載の薄膜トランジスタの
   製造方法。
3. （３）第６工程で第２の金属を透明電極と隣接ゲート配
   線上に島状に形成し、補助容量電極を作ることを特徴と
   した特許請求第１項記載の薄膜トランジスタの製造方法
   。
4. （４）半導体膜と透明導電膜、半導体膜と第２金属膜の
   間にはシリコンを主成分とし、ドナーまたはアクセプタ
   となる不純物を含む非晶質半導体膜が介在していること
   を特徴とした特許請求第１項記載の薄膜トランジスタの
   製造方法。