JPS6132421A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6132421A
JPS6132421A JP15360784A JP15360784A JPS6132421A JP S6132421 A JPS6132421 A JP S6132421A JP 15360784 A JP15360784 A JP 15360784A JP 15360784 A JP15360784 A JP 15360784A JP S6132421 A JPS6132421 A JP S6132421A
Authority
JP
Japan
Prior art keywords
metal
porous
heat treatment
semiconductor substrate
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15360784A
Other languages
English (en)
Inventor
Hiroaki Mukohara
向原 広章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15360784A priority Critical patent/JPS6132421A/ja
Publication of JPS6132421A publication Critical patent/JPS6132421A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置の製造方法、特に金属電極を形成す
るときの方法に関する。
(従来の技術) 従来、半導体素子の電極形成方法は、次の様な触部とな
る半導体基板上の絶縁膜を感光性の7オトレジスト等を
マスクとして絶縁膜を工、テング除去する。しかるのち
、アルミニウム等の金属を蒸着法等を使用して所定のパ
ターンに形成する。
次に熱処理を施して金属と半導体との合金化を行なって
いる。
一般K、半導体基板としては、シリコンが使われ、また
基板表面およびPN接合表面保護のための絶縁膜は基板
を熱酸化して得られる二酸化シリコン膜である。%にこ
の熱酸化シリコン膜は緻密であシ耐薬品性をある程度有
する。従って、この熱酸化膜を工、テング除去しても、
熱酸化膜が十分除去されず残存する場合がある。この様
な状態において、基板表面上に金属を蒸着し熱処理を施
して金属とシリコン基板との界面を合金化しても。
その合金化が充分に進まずいわゆる抵抗性接触が不完全
なものとなることがしばしばあった。
(発明が解決しようとする問題点) 本発明の目的は、かかる欠点を解消し、金属と法を提供
することにある。
(問題点を解決するための手段) 本発明によれば、半導体基板上の電極形成部を露出し、
その拠出した部分に陽極化成によシ多孔質の化成膜を形
成し、その後この化成膜上に金属を蒸着し、しかるのち
熱処理を施し合金化する製造方法を得る。
本発明の製造方法によれば、無比した半導体表面に多孔
質の化成膜を形成することによシ、露出した半導体表面
は微細な凹凸面となる。このため、金属を蒸着して熱処
理を施すことによシ、半導体基板と金属との合金化がよ
り速くよシ確実に得ることができる。これ罠より製品歩
留を向上させると共沈特性面特に、完全な電極の抵抗性
接触を得ることができる。
(実施例) 以下、本発明を実施例によシ図面を参照して、さらに詳
しく説明する。
第1図〜第5図は本発明の一実施例の製造工程を示した
断面図である。まず、第1図に示すように、コレクタ領
域となるシリコン基板1に、ベース領域2およびエミ、
り領域3を形成し、基板lの表面を機長する酸化膜4に
電極取出し用の窓を遍成するだめの7オトレジストパタ
ーン5を形成し、これをマスクとして酸化膜4を選択的
にエツチングし開口部6を設ける。
しかるのち、第2図に示すように、電解溶液中(本実施
例では、 2.5%のしゅう酸溶液便用)で陽極酸化を
おこない開口部6のシリコン露出部に100〜200A
の多孔質の陽極酸化皮膜7を形成する。辷れは、電解溶
液中において印加電圧40Vで約10分間陽極醸化をお
こなうことによシ形成される。
陽極酸化膜は本来絶縁膜である。しかしながら、このよ
うな方法にて形成された酸化膜は多孔質であシ#I3図
に示すよりに形成領域に多数の孔を有する。また形成さ
れた膜厚も100〜200Aと薄いものである。従って
、フォトレジスト5を除去したのち真空蒸着法等によ〕
アルミニウム等の金属層9を形成する(第4図)。
しかるのち、第5図に示すように、フォトレジスト工程
を施して所定の電極/<ターン形成をお仁ない、シリコ
ン基板1の表面と金属層9との抵抗性接触をとるための
熱処理をおこなう。この結果、アルミニウムは多孔質の
孔に侵入しシリコン基板1と完全に抵抗性接触を得るこ
とができるO(発明の効果) 以上のように1本発明によれば金属と半導体との界面が
完全に合金化し、確実な抵抗性接触が得られる。尚、本
発明は上記実施例に限定されないこと熱論である0即ち
金属層9はアルミニウムのはかにタングステンやモリブ
デン等でもよく、又基板金属としてはシリコンの他ゲル
マニウム等の半導体でもよい。勿論、バイポーラおよび
MO8トランジスタによる集積回路でも単体のトランジ
スタ、ダイオードでも同様に適用できる0
【図面の簡単な説明】

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上の電極形成部を露出する工程と、その露
    出した部分に多孔質の膜を形成する工程と、しかるのち
    金属層を形成する工程と、熱処理を施して該金属層と前
    記半導体基板とを合金化する工程とを含むことを特徴と
    する半導体装置の製造方法。
JP15360784A 1984-07-24 1984-07-24 半導体装置の製造方法 Pending JPS6132421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15360784A JPS6132421A (ja) 1984-07-24 1984-07-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15360784A JPS6132421A (ja) 1984-07-24 1984-07-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6132421A true JPS6132421A (ja) 1986-02-15

Family

ID=15566179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15360784A Pending JPS6132421A (ja) 1984-07-24 1984-07-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6132421A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02182949A (ja) * 1989-01-10 1990-07-17 Oritake:Kk パイル編み地の製造方法
KR100466639B1 (ko) * 2002-04-23 2005-01-15 전자부품연구원 변위 증폭이 가능한 열 마이크로 구동기 및 그의 제조방법
WO2012000015A1 (en) * 2010-07-02 2012-01-05 Newsouth Innovations Pty Limited Metal contact scheme for solar cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02182949A (ja) * 1989-01-10 1990-07-17 Oritake:Kk パイル編み地の製造方法
JPH049221B2 (ja) * 1989-01-10 1992-02-19
KR100466639B1 (ko) * 2002-04-23 2005-01-15 전자부품연구원 변위 증폭이 가능한 열 마이크로 구동기 및 그의 제조방법
WO2012000015A1 (en) * 2010-07-02 2012-01-05 Newsouth Innovations Pty Limited Metal contact scheme for solar cells

Similar Documents

Publication Publication Date Title
US3881971A (en) Method for fabricating aluminum interconnection metallurgy system for silicon devices
US3567508A (en) Low temperature-high vacuum contact formation process
JPS62160763A (ja) 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法
US3939047A (en) Method for fabricating electrode structure for a semiconductor device having a shallow junction
US3351825A (en) Semiconductor device having an anodized protective film thereon and method of manufacturing same
US3848260A (en) Electrode structure for a semiconductor device having a shallow junction and method for fabricating same
JPS6132421A (ja) 半導体装置の製造方法
JPS5923475B2 (ja) 半導体装置用電極の形成方法
JPS5823928B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0353787B2 (ja)
JPS6184065A (ja) 薄膜トランジスタの製造方法
JPH0114701B2 (ja)
JPS6184066A (ja) 薄膜トランジスタの製造方法
KR100272577B1 (ko) 바이폴라 트랜지스터의 제조방법
JPS5833714B2 (ja) 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法
JPH04301097A (ja) 選択酸化導電性膜の形成方法
JPS62281356A (ja) 半導体装置の製造方法
JPS6130031A (ja) 半導体装置の製造方法
JPS5889861A (ja) 半導体装置およびその製造方法
JPH03203374A (ja) 半導体装置の製造方法
JPH0358414A (ja) 半導体装置の製造方法
JPS6051263B2 (ja) 半導体装置の製造方法
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JPS63308958A (ja) 半導体装置の製造方法
JPH03198341A (ja) 電極ラインの形成方法