KR100272577B1 - 바이폴라 트랜지스터의 제조방법 - Google Patents
바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100272577B1 KR100272577B1 KR1019980041478A KR19980041478A KR100272577B1 KR 100272577 B1 KR100272577 B1 KR 100272577B1 KR 1019980041478 A KR1019980041478 A KR 1019980041478A KR 19980041478 A KR19980041478 A KR 19980041478A KR 100272577 B1 KR100272577 B1 KR 100272577B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- emitter
- ohmic
- base
- collector
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000000206 photolithography Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명의 목적은 간단한 공정으로 베이스 저항을 적게하도록 한 바이폴라 트랜지스터의 제조방법을 제공하기 위한 것으로, 기판상에 컬렉터 오믹층, 컬렉터층, 베이스층, 에미터층, 에미터 오믹층을 순차적으로 형성한 후, 제 1 감광막을 형성하고 패터닝하여 에미터 영역을 정의하고 정의된 에미터 영역에 금속을 증착해 에미터 오믹금속을 형성하고, 제 1 감광막을 제거한 후 이 에미터 오믹 금속을 마스크로 하여 에미터 오믹층, 에미터층을 식각하는 단계와, 제 2 감광막을 형성하고 패터닝하여 베이스 영역을 정의한 후, 제 2 감광막을 마스크로 베이스층을 포함하는 웨이퍼 위에 금속을 증착시켜 베이스 오믹금속을 형성하는 단계와, 제 2 감광막을 제거한 후 제 3 감광막을 형성하고 패터닝하여 컬렉터 영역을 정의하고 제 3 감광막을 마스크로 베이스층, 컬렉터층을 식각하는 단계와, 제 3 감광막을 제거한 후 제 4 감광막을 형성하고 패터닝한 다음 제 4 감광막을 마스크로 베이스 오믹금속 및 상기 컬렉터 오믹층 위에 컬렉터 오믹금속을 형성하여 베이스 오믹금속을 2중 금속층 구조로 형성시키는 단계와, 제 4 감광막을 제거한 후 제 5 감광막을 형성하고 패터닝하여 소자분리영역을 형성하는 단계를 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 바이폴라 트랜지스터의 제조방법에 관한 것으로, 특히 베이스 저항을 감소시켜 트랜지스터의 고주파 특성을 개선하도록한 바이폴라 트랜지스터의 제조방법에 관한 것이다.
일반적으로 바이폴라 트랜지스터의 사용되는 최대 진동주파수(maximun frequency of oscillation)fmax는 수학식 1과 같이 표시된다.
여기서 ft는 차단주파수, Rb는 베이스 저항, Cc는 베이스와 컬렉터 사이의 용량을 나타낸다.
상기 수학식 1로 표시되는 최대 진동주파수 fmax가 크면 그만큼 트랜지스터를 높은 주파수까지 동작시킬 수 있는 것이다.
그리고 상기 차단 주파수 ft는 주로 컬렉터의 에피택셜 두께와 관계가 있으며, 컬렉터의 에피택셜 두께는 트랜지스터의 항복 전압과도 연관이 있어 절충이 필요하다.
그리고 최대 진동 주파수 fmax를 크게하기 위해서는 상기 수학식 1에서 알 수 있는 바와 같이, 베이스 저항 Rb와 베이스와 컬렉터 사이의 용량 Cc를 줄여주여야 한다.
종래의 베이스 저항을 줄이는 방법의 한 예는 도 1(a)~도 1(c)에 도시된 바와 같이, 베이스 전극위에 두껍게 도금을 행하는 방법이 알려져 있다.
즉, 먼저, 도 1(a)에 도시된 바와 같이, GaAs로 형성되는 반절연 기판(10)상에 컬렉터 오믹층(11), 컬렉터층(12), 베이스층(13), 에미터층(14), 에미터 오믹층(15) 및 에미터 오믹금속층(16)을 순차적으로 형성하고, 이어 포토리소그래피 공정을 이용하여 상기 오믹금속층(16)을 패터닝 한 후 이 오믹금속층(16)을 마스크로 에미터 오믹층(15), 에미터층(14)을 베이스층(13)이 노출되도록 식각한 후 상기 베이스층(13)위에 베이스 오믹금속층(17)을 증착한다.
이때, 베이스 오믹금속층(17)이 에미터층(14)과 닿지 않도록 에미터층(14)의 식각은 습식식각을 이용하여 에미터 오믹금속층 밑까지 약간들어가게 식각이 되도록 하고 베이스 오믹금속층(17)의 두께도 얇게 증착한다.
그 다음 도 1(b)에 도시된 바와 같이, 상기 도 1(a)의 결과물의 웨이퍼 위에 감광막(18)을 도포한 후 포토리소그래프 공정을 이용하여 패터닝 한 후 상기 베이스 오믹금속층(17)위에 소정 두께로 금(19)을 도금한다.
이어 도 1(c)에 도시된 바와 같이 상기 감광막(18)을 제거한 후 다른 감광막(20)을 도포한 후 베이스 영역의 일부까지 감광막으로 보호하도록 패터닝 한 후 이온밀링을 행하여 컬렉터 오믹층(11)이 드러나도록 식각한다.
그 후, 컬렉터 오믹층(11)위에 컬렉터 오믹금속층(21)을 증착한 후 소자간의 전기적 분리를 위해 이온주입으로 소자분리영역(22)을 형성하여 소자제작 공정을 완료한다.
베이스 저항을 줄이는 방법의 또하나의 종래예는 도 2에 도시된 바와 같이, GaAs의 반절연 기판(30)상에 컬렉터 오믹층(31), 컬렉터층(32), 베이스층(33), 에미터층(34), 에미터 오믹층(35) 및 에미터 오믹금속(36)을 순차적으로 형성한 후 포토리소그래피 공정을 이용하여 에미터 오믹금속(36), 에미터 오믹층(35) 및 베이스층(34)이 드러나도록 선택적으로 식각한 후 고농도의 베이스층(33)이 드러나도록 포토리소그래피 공정을 이용 열산화에 의한 실리콘 산화막(37)을 선택적으로 형성하며, 그 후 상기 고농도 베이스층(33)위에 다시 성장시켜 베이스 재성장층(38)을 형성하고, 이어 포토리소그래피 공정을 이용하여 베이스 오믹금속(39), 컬렉터 오믹금속(40) 및 소자분리영역(41)을 형성한다.
그러나 도 1(a)~도 1(c)에 도시된 종래의 방법은 금도금에 감광막(18)의 형성작업과 금도금후에 이온밀링 공정이 추가로 행하여 지며, 또한 금도금을 행하기 위해서는 전류가 흐를 수 있는 전도층(도시안됨)을 얇게 웨이퍼 전면에 도포해야 하는 등 공정이 복잡하다는 문제점이 있었다.
그리고 도 2에 도시된 종래의 방법은 재성장이라는 고온 공정이 포함되어 에미터 금속층은 반드시 내화성 금속을 사용하여야 할 뿐만 아니라 절연막 도포 및 식각 등 여러 가지 공정이 부수적으로 필요해서 역시 전체공정이 복잡하다는 문제점이 있었다.
따라서 본 발명은 이와 같은 종래 기술의 문제점을 감안하여 발명한 것으로, 본 발명의 목적은 간단한 공정으로 베이스 저항을 적게하도록 한 바이폴라 트랜지스터의 제조방법을 제공하기 위한 것이다.
도 1(a)~도 1(c)는 종래의 바이폴라 트랜지스터의 각 제조공정에서의 단면을 나타낸 도면,
도 2는 종래의 다른예에 있어서 바이폴라 트랜지스터의 제조공정에서의 단면을 나타낸 도면,
도 3(a)~도 3(e)는 본 발명에 의한 바이폴라 트랜지스터의 각 제조공정에서의 단면을 나타낸 도면이다.
도면의 주요부분에 대한 부호의 설명
10,30,40 : 기판 11,31,41 : 컬렉터 오믹층
12,32,42 : 컬렉터층 13,33,43 : 베이스층
14,34,44 : 에미터층 15,35,45 : 에미터 오믹층
16,36,46 ; 에미터 오믹금속 17,39,48 : 베이스 오믹금속
18,20 : 감광막 19 : 도금층
21,40,50 : 컬렉터 오믹금속 22,41,51 : 소자분리영역
37 : 실리콘 산화막 38 : 베이스 재성장층
48',50' : 48,50 형성시 같이 형성되는 금속층
47,79 : 감광막
이와 같은 목적을 달성하기 위한 본 발명에 따른 바이폴라 트랜지스터의 제조방법은, 기판상에 컬렉터 오믹층, 컬렉터층, 베이스층, 에미터층, 에미터 오믹층을 순차적으로 형성한 후, 제 1 감광막을 형성하고 패터닝하여 에미터 영역을 정의하고 상기 정의된 에미터 영역에 금속을 증착해 에미터 오믹금속을 형성한 다음, 상기 제 1 감광막을 제거한 후, 상기 에미터 오믹 금속을 마스크로 하여 에미터 오믹층, 에미터층을 식각하는 단계와, 제 2 감광막을 형성하고 패터닝하여 베이스 영역을 정의한 후, 상기 제 2 감광막을 마스크로 상기 베이스층 및 에미터 오믹금속 위에 금속을 증착시켜 베이스 오믹금속을 형성하는 단계와, 상기 제 2 감광막을 제거한 후, 제 3 감광막을 형성하고 패터닝하여 컬렉터 영역을 정의하고 상기 제 3 감광막을 마스크로 상기 베이스층, 컬렉터층을 식각하는 단계와, 상기 제 3 감광막을 제거한 후, 제 4 감광막을 형성하고 패터닝한 다음 제 4 감광막을 마스크로 상기 베이스 오믹금속 및 컬렉터 오믹층 위에 컬렉터 오믹금속을 형성하는 단계와, 상기 제 4 감광막을 제거한 후, 소정 영역의 컬렉터 오믹층 및 기판내에 소자분리영역을 형성하는 단계를 포함을 특징으로 한다.
이하 첨부도면에 근거하여 본 발명의 바이폴라 트랜지스터의 제조방법에 대하여 상세히 설명한다.
도 3(a)~3(e)는 본 발명의 바이폴라 트랜지스터의 각 제조공정중의 단면을 개략적으로 나타낸 것이다.
본 발명의 바이폴라 트랜지스터의 제조방법은, 도 3(a)에 도시된 바와 같이, 반절연 GaAs 기판(40)상에 컬렉터 오믹층(41), 컬렉터층(42), 베이스층(43), 에미터층(44), 에미터 오믹층(45)을 순차적으로 형성한다.
이어 에미터 영역을 정의하기 위해 포토리소그래피 공정을 이용하여 에미터 영역을 패터닝하고 금속을 증착해 선택적으로 에미터 오믹금속(46)을 형성한다.
그리고, 에미터 오믹금속(46)을 마스크로 에미터 오믹층(45), 에미터층(44)을 순차적으로 식각한다.
이때, 에미터층(44)을 식각할 때에는 습식식각을 통하여 에미터층(44)이 언더컷(undercut)되어 에미터 오믹금속(46) 밑까지 약간 들어가도록 함과 동시에 베이스층(43)이 노출될 때 까지 식각한다.
그 다음, 베이스 전극 영역을 정의하도록 감광막(47)을 도포한 후 포토리소그래피 공정을 이용 선택적으로 감광막(47)을 제거한다.
이어, 도 3(b)에 도시된 바와 같이, 상기 감광막(47)을 마스크로 하여 베이스층(43) 및 에미터 오믹금속층(46)위에 각각 금속층(48,48')을 증착한다.
이때 베이스 오믹금속층(48)이 베이스층(43)위에 형성되면, 베이스 오믹금속층(48)의 두께는 베이스 오믹금속층(48)이 에미터층(44)에 접촉되지 않도록 얇게 하여야 한다.
이어, 리프트 오프 공정을 이용하여 감광막(47)을 제거한 후, 다시 감광막(도시하지 않음)을 도포하고 패터닝한 다음, 컬렉터 오믹층(41)이 노출될때까지 컬렉터층(42)을 식각한다.
그 다음 도 3(c)에 도시된 바와 같이, 웨이퍼의 전 표면에 감광막(49)을 도포한 후 포토리소그래피 공정을 이용, 선택적으로 감광막(49)을 제거하여 베이스 오믹금속(48) 및 컬렉터 오믹층(41)이 노출되도록 한다.
이어 도 3(d)와 같이 상기 감광막(49)을 마스크로 하여 금속을 증착하여 컬렉터 오믹금속(50)을 형성함과 동시에 베이스 저항값을 낮게하도록 베이스 오믹금속(48)에 부가적인 금속층(50')을 형성하여 베이스 오믹금속을 2중 금속층 구조로 만든 후, 리프트 오프 공정으로 상기 감광막(49)을 완전히 제거한다.
그 후, 도 3(e)와 같이 포토리소그래피 공정을 이용, 소자분리를 위해 이온을 주입하여 소자분리 영역(51)을 형성한다.
상기한 방법에서 베이스 오믹금속에 콜렉터 오믹금속을 형성함과 동시에 금속층을 증착함으로써 베이스 오믹금속은 2중 구조로 하였으나 본 발명은 이에 한정되는 것이 아니고 베이스 오믹금속의 부가적인 금속층의 형성은 상기 컬렉터의 오믹금속층의 형성시 뿐만 아니라 소자간 연결용으로 사용되는 1차금속이나 2차금속 등의 형성시에 행하여도 된다.
이와 같은 본 발명의 방법에 의하면, 베이스의 저항을 작게하기 위하여 베이스 오믹금속을 형성한 후 이 베이스 오믹금속에 컬렉터 오믹금속을 형성할 때 동시에 금속층을 더 부가적으로 형성할 수 있기 때문에 제조공정이 매우 간편하며, 이것에 의해 저렴한 비용과 노력으로 바이폴라 트랜지스터의 고주파 특성을 개선할 수 있다는 효과가 있다.
Claims (2)
- 기판상에 컬렉터 오믹층, 컬렉터층, 베이스층, 에미터층, 에미터 오믹층을 순차적으로 형성한 후, 제 1 감광막을 형성하고 패터닝하여 에미터 영역을 정의하고 상기 정의된 에미터 영역에 금속을 증착해 에미터 오믹금속을 형성한 다음, 상기 제 1 감광막을 제거한 후, 상기 에미터 오믹 금속을 마스크로 하여 에미터 오믹층, 에미터층을 식각하는 단계와,제 2 감광막을 형성하고 패터닝하여 베이스 영역을 정의한 후, 상기 제 2 감광막을 마스크로 상기 베이스층 및 에미터 오믹금속 위에 금속을 증착시켜 베이스 오믹금속을 형성하는 단계와,상기 제 2 감광막을 제거한 후, 제 3 감광막을 형성하고 패터닝하여 컬렉터 영역을 정의하고 상기 제 3 감광막을 마스크로 상기 베이스층, 컬렉터층을 식각하는 단계와,상기 제 3 감광막을 제거한 후, 제 4 감광막을 형성하고 패터닝한 다음 제 4 감광막을 마스크로 상기 베이스 오믹금속 및 컬렉터 오믹층 위에 컬렉터 오믹금속을 형성하는 단계와,상기 제 4 감광막을 제거한 후, 소정 영역의 컬렉터 오믹층 및 기판내에 소자분리영역을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제 1항에 있어서,상기 에미터 오믹금속을 마스크로 에미터층을 식각할 때 습식식각을 행하여 에미트층이 에미터 금속층의 밑으로 약간 식각하여 들어가도록 함을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041478A KR100272577B1 (ko) | 1998-10-01 | 1998-10-01 | 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041478A KR100272577B1 (ko) | 1998-10-01 | 1998-10-01 | 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000024786A KR20000024786A (ko) | 2000-05-06 |
| KR100272577B1 true KR100272577B1 (ko) | 2000-12-01 |
Family
ID=19553020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980041478A KR100272577B1 (ko) | 1998-10-01 | 1998-10-01 | 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272577B1 (ko) |
-
1998
- 1998-10-01 KR KR1019980041478A patent/KR100272577B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000024786A (ko) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4722910A (en) | Partially self-aligned metal contact process | |
| US5614421A (en) | Method of fabricating junction termination extension structure for high-voltage diode devices | |
| JPH043434A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR100253394B1 (ko) | 듀얼 게이트절연막을 가지는 게이트전극의 제조방법 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US4731318A (en) | Integrated circuit comprising MOS transistors having electrodes of metallic silicide and a method of fabrication of said circuit | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2518402B2 (ja) | 半導体装置の製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| KR100232152B1 (ko) | 메스펫트의 제조방법 | |
| KR0167663B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JP2951056B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR0140635B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100414231B1 (ko) | 반도체소자의 제조방법 | |
| KR100216594B1 (ko) | 다중게이트의 제조 방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| JPH04137737A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPH01218072A (ja) | 半導体装置の製造方法 | |
| GB2273202A (en) | Field effect transistor | |
| JPH09252009A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |