JP2951056B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2951056B2 JP2951056B2 JP20276491A JP20276491A JP2951056B2 JP 2951056 B2 JP2951056 B2 JP 2951056B2 JP 20276491 A JP20276491 A JP 20276491A JP 20276491 A JP20276491 A JP 20276491A JP 2951056 B2 JP2951056 B2 JP 2951056B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist pattern
- gate electrode
- forming
- photoresist
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲート電極がドレイン
領域の高濃度導電層よりもソース領域の高濃度導電層側
に片寄って形成されている所謂オフセットゲート構造の
電界効果トランジスタの製造方法に関するものである。
領域の高濃度導電層よりもソース領域の高濃度導電層側
に片寄って形成されている所謂オフセットゲート構造の
電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】斯種オフセット構造の電界効果トランジ
スタは、ソース抵抗が低く、然もドレイン逆耐電圧が高
いため、電力増幅用の素子として好適である。
スタは、ソース抵抗が低く、然もドレイン逆耐電圧が高
いため、電力増幅用の素子として好適である。
【０００３】図４は従来のオフセットゲート構造の電界
効果トランジスタの製造方法を示している(IEEE TRANSA
CTIONS ON ELECTRON DEVICES, VOL.35, NO.5, MAY 198
8, pp615-622)。先ず、能動層(３)を有するＧaＡs基板
(１)の表面に、耐熱性金属を用いてゲート電極(13)を形
成すると共に、該ゲート電極(13)上にはＮi等の金属膜
(14)を形成する(図４(ａ))。
効果トランジスタの製造方法を示している(IEEE TRANSA
CTIONS ON ELECTRON DEVICES, VOL.35, NO.5, MAY 198
8, pp615-622)。先ず、能動層(３)を有するＧaＡs基板
(１)の表面に、耐熱性金属を用いてゲート電極(13)を形
成すると共に、該ゲート電極(13)上にはＮi等の金属膜
(14)を形成する(図４(ａ))。
【０００４】次に、上記ゲート電極(13)及び金属膜(14)
の片側を覆う様に、位相をずらしてフォトレジスト(15)
を所定パターンに形成し、金属膜(14)及びフォトレジス
ト(15)をマスクとして選択イオン注入を施し、高濃度導
電層(４)(５)を形成する(図４(ｂ))。これによって、ソ
ース領域となる高濃度導電層(４)とドレイン領域となる
高濃度導電層(５)とが、ゲート電極(13)に対して左右非
対称に形成されることになる。
の片側を覆う様に、位相をずらしてフォトレジスト(15)
を所定パターンに形成し、金属膜(14)及びフォトレジス
ト(15)をマスクとして選択イオン注入を施し、高濃度導
電層(４)(５)を形成する(図４(ｂ))。これによって、ソ
ース領域となる高濃度導電層(４)とドレイン領域となる
高濃度導電層(５)とが、ゲート電極(13)に対して左右非
対称に形成されることになる。
【０００５】続いて、金属膜(14)及びフォトレジスト(1
5)を除去して、基板(１)表面にアニール用保護膜(16)を
形成した後、高濃度導電層(４)(５)及び能動層(３)に活
性化アニールを施す(図４(ｃ))。
5)を除去して、基板(１)表面にアニール用保護膜(16)を
形成した後、高濃度導電層(４)(５)及び能動層(３)に活
性化アニールを施す(図４(ｃ))。
【０００６】その後、絶縁膜(16)を覆ってフォトレジス
ト(17)を塗布し(図４(ｄ))、反応性イオンエッチング工
程を経て、ゲート電極(13)、ソース電極(７)及びドレイ
ン電極(８)を形成する(図４(ｅ))。
ト(17)を塗布し(図４(ｄ))、反応性イオンエッチング工
程を経て、ゲート電極(13)、ソース電極(７)及びドレイ
ン電極(８)を形成する(図４(ｅ))。
【０００７】
【発明が解決しようとする課題】ところが、上記の製造
方法においては、図４(ｃ)に示す工程にて、能動層
(３)、即ちイオン注入されたＧaＡs基板(１)とゲート電
極(13)とが接触した状態で、活性化アニールが施される
から、ＧaＡs基板(１)とゲート電極(13)の界面が荒らさ
れ、特に該界面の両端にピットが生じて、ドレイン耐圧
や逆方向リーク電流の低下を招く問題があった。
方法においては、図４(ｃ)に示す工程にて、能動層
(３)、即ちイオン注入されたＧaＡs基板(１)とゲート電
極(13)とが接触した状態で、活性化アニールが施される
から、ＧaＡs基板(１)とゲート電極(13)の界面が荒らさ
れ、特に該界面の両端にピットが生じて、ドレイン耐圧
や逆方向リーク電流の低下を招く問題があった。
【０００８】又、図４(ａ)に示す如くゲート電極(13)を
形成した後、図４(ｃ)に示す活性化アニール工程を施す
から、ゲート電極(13)の資材として、複数種類の金属を
混合してなる高耐熱性資材を使用する必要があった。こ
の結果、ゲート電極(13)の抵抗率が大きくなって、ゲー
ト抵抗が増大し、高周波特性の低下を招来する問題があ
った。
形成した後、図４(ｃ)に示す活性化アニール工程を施す
から、ゲート電極(13)の資材として、複数種類の金属を
混合してなる高耐熱性資材を使用する必要があった。こ
の結果、ゲート電極(13)の抵抗率が大きくなって、ゲー
ト抵抗が増大し、高周波特性の低下を招来する問題があ
った。
【０００９】本発明の目的は、活性化アニール工程の後
にゲート電極を形成出来るオフセットゲート構造の電界
効果トランジスタの製造方法を提供し、これによって上
記問題点を一挙に解決することである。
にゲート電極を形成出来るオフセットゲート構造の電界
効果トランジスタの製造方法を提供し、これによって上
記問題点を一挙に解決することである。
【００１０】
【課題を解決する為の手段】本発明に係る電界効果トラ
ンジスタの製造方法は、第１工程において、表層部に能
動層(３)が形成された半導体基板(１)上に、ゲート電極
(９)が形成されるべき領域に対応して、所定ゲート長よ
りも幅広の第１フォトレジストパターン（11）を形成し
（図１(ｄ)）、第２工程にて、第１フォトレジストパタ
ーン（11）上に重ねて、該パターン（11）の一方の側面
は露出せしめ且つ他方の側面は覆い隠す様に、第１フォ
トレジストパターン（11）とは位置をずらして第２フォ
トレジストパターン（12）を形成する（図２(ｅ)）。そ
の後、第３工程にて、第１及び第２フォトレジストパタ
ーン（11）（12）をマスクとして、基板(１)表面にイオ
ン注入を施し、高濃度導電層(４)(５)を形成する（図２
(ｆ)）。第４工程にて、第２フォトレジストパターン
（12）を除去し、第１フォトレジストパターン（11）は
残存せしめ（図２(ｇ)）、第５工程にて、第１フォトレ
ジストパターン（11）を、エッチングにより所定ゲート
長Ｌgに一致する幅に細線化する（図２(ｈ)）。更に第
６工程にて、基板(１)上の第１フォトレジストパターン
（11）が形成されていない領域に絶縁膜(６)を形成する
と共に、第１フォトレジストパターン（11）を除去する
（図３(ｉ)(ｊ)）。第７工程では、高濃度導電層(４)
(５)及び能動層(３)に活性化アニールを施し（図３
(ｋ)）、第８工程にて、高濃度導電層(４)(５)上に夫々
ソース電極(７)及びドレイン電極(８)を形成すると共
に、能動層(３)上には、前記除去された第１フォトレジ
ストパターン（11）の形成領域に、ゲート電極(９)を形
成する（図３(ｌ)）。
ンジスタの製造方法は、第１工程において、表層部に能
動層(３)が形成された半導体基板(１)上に、ゲート電極
(９)が形成されるべき領域に対応して、所定ゲート長よ
りも幅広の第１フォトレジストパターン（11）を形成し
（図１(ｄ)）、第２工程にて、第１フォトレジストパタ
ーン（11）上に重ねて、該パターン（11）の一方の側面
は露出せしめ且つ他方の側面は覆い隠す様に、第１フォ
トレジストパターン（11）とは位置をずらして第２フォ
トレジストパターン（12）を形成する（図２(ｅ)）。そ
の後、第３工程にて、第１及び第２フォトレジストパタ
ーン（11）（12）をマスクとして、基板(１)表面にイオ
ン注入を施し、高濃度導電層(４)(５)を形成する（図２
(ｆ)）。第４工程にて、第２フォトレジストパターン
（12）を除去し、第１フォトレジストパターン（11）は
残存せしめ（図２(ｇ)）、第５工程にて、第１フォトレ
ジストパターン（11）を、エッチングにより所定ゲート
長Ｌgに一致する幅に細線化する（図２(ｈ)）。更に第
６工程にて、基板(１)上の第１フォトレジストパターン
（11）が形成されていない領域に絶縁膜(６)を形成する
と共に、第１フォトレジストパターン（11）を除去する
（図３(ｉ)(ｊ)）。第７工程では、高濃度導電層(４)
(５)及び能動層(３)に活性化アニールを施し（図３
(ｋ)）、第８工程にて、高濃度導電層(４)(５)上に夫々
ソース電極(７)及びドレイン電極(８)を形成すると共
に、能動層(３)上には、前記除去された第１フォトレジ
ストパターン（11）の形成領域に、ゲート電極(９)を形
成する（図３(ｌ)）。
【００１１】
【作用】第１工程で形成される第１フォトレジストパタ
ーン(11)と第２工程で形成される第２フォトレジストパ
ターン(12)は、例えば互いに異なる波長の紫外線で感光
するフォトレジストを用いて夫々形成される。これによ
って、第４工程における第２フォトレジストパターン(1
2)の選択的除去が可能となる。
ーン(11)と第２工程で形成される第２フォトレジストパ
ターン(12)は、例えば互いに異なる波長の紫外線で感光
するフォトレジストを用いて夫々形成される。これによ
って、第４工程における第２フォトレジストパターン(1
2)の選択的除去が可能となる。
【００１２】第５工程にて、第１フォトレジストパター
ン(11)をエッチングする際、該第１フォトレジストパタ
ーン(11)は両側面がサイドエッチされ、所定ゲート長Ｌ
gに一致する幅に整形される。従って、第２工程にて、
第１フォトレジストパターン（11）上に第２フォトレジ
ストパターン（12）をずらして形成することによって、
第５工程における第１フォトレジストパターン（11）の
サイドッチ量が、最終的に得られるトランジスタにおけ
る能動層(３)とソース領域との離間距離となると共に、
前記両パターンのずれ量と第１フォトレジストパターン
（11）のサイドエッチ量との合計値が、能動層(３)とド
レイン領域との離間距離となる。即ち、前記ずれ量が、
ゲート電極のドレイン領域及びソース領域に対するオフ
セット量となるのである。
ン(11)をエッチングする際、該第１フォトレジストパタ
ーン(11)は両側面がサイドエッチされ、所定ゲート長Ｌ
gに一致する幅に整形される。従って、第２工程にて、
第１フォトレジストパターン（11）上に第２フォトレジ
ストパターン（12）をずらして形成することによって、
第５工程における第１フォトレジストパターン（11）の
サイドッチ量が、最終的に得られるトランジスタにおけ
る能動層(３)とソース領域との離間距離となると共に、
前記両パターンのずれ量と第１フォトレジストパターン
（11）のサイドエッチ量との合計値が、能動層(３)とド
レイン領域との離間距離となる。即ち、前記ずれ量が、
ゲート電極のドレイン領域及びソース領域に対するオフ
セット量となるのである。
【００１３】第５工程で細線化された第１フォトレジス
トパターン(11)の形成領域には、その後の第６乃至第８
工程によって、所定ゲート長Ｌgのゲート電極(９)が形
成される。
トパターン(11)の形成領域には、その後の第６乃至第８
工程によって、所定ゲート長Ｌgのゲート電極(９)が形
成される。
【００１４】
【発明の効果】本発明に係る電界効果トランジスタの製
造方法によれば、活性化アニール工程の後にゲート電極
が形成されるから、ゲート電極と基板との界面が荒らさ
れる虞れはない。又、ゲート電極の資材に高い耐熱性が
不要であるため、耐熱性は低いがより抵抗率の低い金属
を用いることが出来る。この結果、電界効果トランジス
タのゲート抵抗が減小し、高周波特性が改善される。
造方法によれば、活性化アニール工程の後にゲート電極
が形成されるから、ゲート電極と基板との界面が荒らさ
れる虞れはない。又、ゲート電極の資材に高い耐熱性が
不要であるため、耐熱性は低いがより抵抗率の低い金属
を用いることが出来る。この結果、電界効果トランジス
タのゲート抵抗が減小し、高周波特性が改善される。
【００１５】
【実施例】以下、図１乃至図３に沿って、本発明に係る
電界効果トランジスタの製造方法の具体例を説明する。
電界効果トランジスタの製造方法の具体例を説明する。
【００１６】先ず、比抵抗が１０7 Ωcm以上の半絶縁性
ＧaＡs基板(１)の表面に、ＳiＮ膜(２)を３００オング
ストロームの厚さに堆積せしめる(図１(ａ))。次に、フ
ォトレジスト(10)をマスクとして、注入エネルギー９０
ＫｅＶ、ドーズ量４×１０12ｃｍ-2の条件にて、ＧaＡs
基板(１)の表面にＳiイオンを注入し、能動層(３)を形
成する(図１(ｂ))。
ＧaＡs基板(１)の表面に、ＳiＮ膜(２)を３００オング
ストロームの厚さに堆積せしめる(図１(ａ))。次に、フ
ォトレジスト(10)をマスクとして、注入エネルギー９０
ＫｅＶ、ドーズ量４×１０12ｃｍ-2の条件にて、ＧaＡs
基板(１)の表面にＳiイオンを注入し、能動層(３)を形
成する(図１(ｂ))。
【００１７】前記フォトレジスト（10）を除去し（図１
(ｃ)）、その後、ＳiＮ膜(２)の表面に、最終的にゲー
ト電極が形成されるべき領域に対応して、所定ゲート長
より大なる幅Ｌ0を有する第１フォトレジストパターン
（11）を形成する（図１(ｄ)）。ここで、第１フォトレ
ジストパターン(11)の資材としては、波長２００乃至３
００ｎｍの遠紫外線で感光し、且つ波長３００ｎｍ乃至
４５０ｎｍの紫外線では感光しないポジ型のフォトレジ
スト(例えば東京応化製OEBR1000M)を用いる。
(ｃ)）、その後、ＳiＮ膜(２)の表面に、最終的にゲー
ト電極が形成されるべき領域に対応して、所定ゲート長
より大なる幅Ｌ0を有する第１フォトレジストパターン
（11）を形成する（図１(ｄ)）。ここで、第１フォトレ
ジストパターン(11)の資材としては、波長２００乃至３
００ｎｍの遠紫外線で感光し、且つ波長３００ｎｍ乃至
４５０ｎｍの紫外線では感光しないポジ型のフォトレジ
スト(例えば東京応化製OEBR1000M)を用いる。
【００１８】続いて、第１フォトレジストパターン(11)
上に重ねて、該パターン(11)のソース領域側の側面は露
出せしめ且つドレイン領域側の側面は覆い隠す様に、第
１フォトレジストパターン(11)とは位置をずらして第２
フォトレジストパターン(12)を形成する(図２(ｅ))。こ
こで、第２フォトレジストパターン(12)の資材として
は、波長３００ｎｍ乃至４５０ｎｍの紫外線で感光する
ポジ型のフォトレジスト(例えばシプレー社製AZ1350J)
を用いる。
上に重ねて、該パターン(11)のソース領域側の側面は露
出せしめ且つドレイン領域側の側面は覆い隠す様に、第
１フォトレジストパターン(11)とは位置をずらして第２
フォトレジストパターン(12)を形成する(図２(ｅ))。こ
こで、第２フォトレジストパターン(12)の資材として
は、波長３００ｎｍ乃至４５０ｎｍの紫外線で感光する
ポジ型のフォトレジスト(例えばシプレー社製AZ1350J)
を用いる。
【００１９】そして、第１及び第２フォトレジストパタ
ーン（11）（12）をマスクとして、注入エネルギー１５
０ＫｅＶ、ドーズ量５×１０13ｃｍ-2の条件にて、Ｇa
Ａs基板(１)の表面にＳiイオンを注入し、高濃度導電層
(４)(５)を形成する（図２(ｆ)）。
ーン（11）（12）をマスクとして、注入エネルギー１５
０ＫｅＶ、ドーズ量５×１０13ｃｍ-2の条件にて、Ｇa
Ａs基板(１)の表面にＳiイオンを注入し、高濃度導電層
(４)(５)を形成する（図２(ｆ)）。
【００２０】その後、ＧaＡs基板(１)の全面に波長３０
０ｎｍ乃至４５０ｎｍの紫外線を照射して、第２フォト
レジストパターン(12)を感光せしめた後、該第２フォト
レジストパターン(12)の資材であるフォトレジストの現
像液を用いて、第２フォトレジストパターン(12)のみを
除去する(図２(ｇ))。これによって、第１フォトレジス
トパターン(11)は残存することになる。
０ｎｍ乃至４５０ｎｍの紫外線を照射して、第２フォト
レジストパターン(12)を感光せしめた後、該第２フォト
レジストパターン(12)の資材であるフォトレジストの現
像液を用いて、第２フォトレジストパターン(12)のみを
除去する(図２(ｇ))。これによって、第１フォトレジス
トパターン(11)は残存することになる。
【００２１】酸素をエッチングガスとするプラズマエッ
チングにより、第１フォトレジストパターン(11)を所定
ゲート長Ｌgに一致する幅に細線化する(図２(ｈ))。
チングにより、第１フォトレジストパターン(11)を所定
ゲート長Ｌgに一致する幅に細線化する(図２(ｈ))。
【００２２】次に、ＣＶＤ法を用いて、ＧaＡs基板(１)
全面にＳiＯ2絶縁膜(６)（61）を形成し（図３(ｉ)）、
その後、リフトオフ法を用いて、第１フォトレジストパ
ターン（11）及び該パターン上のＳiＯ2絶縁膜（61）を
除去する（図３(ｊ)）。
全面にＳiＯ2絶縁膜(６)（61）を形成し（図３(ｉ)）、
その後、リフトオフ法を用いて、第１フォトレジストパ
ターン（11）及び該パターン上のＳiＯ2絶縁膜（61）を
除去する（図３(ｊ)）。
【００２３】能動層(３)及び両高濃度導電層(４)(５)内
のイオンの電気的活性化を図るべく、８５０℃にて５秒
間の短時間アニールを施した後、高濃度導電層(４)(５)
上には、夫々ソース電極(７)及びドレイン電極(８)を形
成する(図３(ｋ))。
のイオンの電気的活性化を図るべく、８５０℃にて５秒
間の短時間アニールを施した後、高濃度導電層(４)(５)
上には、夫々ソース電極(７)及びドレイン電極(８)を形
成する(図３(ｋ))。
【００２４】最後に、能動層(３)上には、前記除去され
た第１フォトレジストパターン(11)の形成領域に、抵抗
値の低い金属、例えばアルミニウム等を資材としてゲー
ト電極(９)を形成した後、配線を施して電界効果トラン
ジスタの製造を終了する(図３(ｌ))。
た第１フォトレジストパターン(11)の形成領域に、抵抗
値の低い金属、例えばアルミニウム等を資材としてゲー
ト電極(９)を形成した後、配線を施して電界効果トラン
ジスタの製造を終了する(図３(ｌ))。
【００２５】上記電界効果トランジスタの製造方法にお
いては、活性化アニール時には、能動層(３)の表面が、
ＧaＡs界面に対する保護力が大きいＳiＮ膜(２)で覆わ
れているため、界面状態を良好に維持出来、ピットの発
生を抑制することが出来る。又、ゲート電極(９)の資材
として耐熱性の低い金属、即ち低抵抗の金属を用いるこ
とが出来るから、トランジスタのゲート抵抗が減小し、
良好な高周波特性が得られる。
いては、活性化アニール時には、能動層(３)の表面が、
ＧaＡs界面に対する保護力が大きいＳiＮ膜(２)で覆わ
れているため、界面状態を良好に維持出来、ピットの発
生を抑制することが出来る。又、ゲート電極(９)の資材
として耐熱性の低い金属、即ち低抵抗の金属を用いるこ
とが出来るから、トランジスタのゲート抵抗が減小し、
良好な高周波特性が得られる。
【００２６】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
【図１】本発明に係る電界効果トランジスタの製造方法
の第１部を示す工程図である。
の第１部を示す工程図である。
【図２】本発明に係る電界効果トランジスタの製造方法
の第２部を示す工程図である。
の第２部を示す工程図である。
【図３】本発明に係る電界効果トランジスタの製造方法
の第３部を示す工程図である。
の第３部を示す工程図である。
【図４】従来の電界効果トランジスタの製造方法を示す
工程図である。
工程図である。
(１) ＧaＡs基板 (11) 第１フォトレジストパターン (12) 第２フォトレジストパターン (３) 能動層 (４) 高濃度導電層 (５) 高濃度導電層 (６) 絶縁膜 (９) ゲート電極
Claims (1)
- 【請求項１】 ゲート電極(９)がドレイン領域の高濃度
導電層(５)よりもソース領域の高濃度導電層(４)側に片
寄って形成されている電界効果トランジスタの製造方法
において、 表層部に能動層(３)が形成された半導体基板(１)上に、
ゲート電極(９)が形成されるべき領域に対応して、所定
ゲート長よりも幅広の第１フォトレジストパターン(11)
を形成する工程と、 第１フォトレジストパターン(11)上に重ねて、該パター
ン(11)の一方の側面は露出せしめ且つ他方の側面は覆い
隠す様に、第１フォトレジストパターン(11)とは位置を
ずらして第２フォトレジストパターン(12)を形成する工
程と、 第１及び第２フォトレジストパターン(11)(12)をマスク
として、基板(１)表面にイオン注入を施し、高濃度導電
層(４)(５)を形成する工程と、 第２フォトレジストパターン(12)を除去し、第１フォト
レジストパターン(11)は残存せしめる工程と、 第１フォトレジストパターン(11)を、エッチングにより
所定ゲート長Ｌgに一致する幅に細線化する工程と、 基板(１)上の第１フォトレジストパターン(11)が形成さ
れていない領域に絶縁膜(６)を形成すると共に、第１フ
ォトレジストパターン(11)を除去する工程と、 高濃度導電層(４)(５)及び能動層(３)に活性化アニール
を施す工程と、 高濃度導電層(４)(５)上に夫々ソース電極(７)及びドレ
イン電極(８)を形成すると共に、能動層(３)上には、前
記除去された第１フォトレジストパターン(11)の形成領
域に、ゲート電極(９)を形成する工程とを有することを
特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20276491A JP2951056B2 (ja) | 1991-08-13 | 1991-08-13 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20276491A JP2951056B2 (ja) | 1991-08-13 | 1991-08-13 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637107A JPH0637107A (ja) | 1994-02-10 |
| JP2951056B2 true JP2951056B2 (ja) | 1999-09-20 |
Family
ID=16462784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20276491A Expired - Fee Related JP2951056B2 (ja) | 1991-08-13 | 1991-08-13 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2951056B2 (ja) |
-
1991
- 1991-08-13 JP JP20276491A patent/JP2951056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637107A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002090B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| EP0240683B1 (en) | Fabrication of insulated gallium arsenide-gate fet with self-aligned source/drain and submicron channel length | |
| JP3412277B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| EP0095328A2 (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| US4751554A (en) | Silicon-on-sapphire integrated circuit and method of making the same | |
| JP2951056B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| US4731318A (en) | Integrated circuit comprising MOS transistors having electrodes of metallic silicide and a method of fabrication of said circuit | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JPH07211924A (ja) | ショットキーダイオード及びその製造方法 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR100334869B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100732744B1 (ko) | 반도체장치의 트랜지스터 제조방법 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH10107043A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH0684954A (ja) | 半導体装置の製造方法 | |
| JPH06314782A (ja) | 半導体装置の製造方法 | |
| KR19980055970A (ko) | 트랜지스터 제조 방법 | |
| JPS59119764A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH02181440A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |