JPH01218072A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板のエツチング方法、特に半絶縁性
ＧａＡｓ基板上に形成されたショットキー接合を有する
電界効果トランジスタのゲート部リセスエッチング方法
に間する。

従来の技術 半絶縁性ＧａＡｓ基板上にエピタキシャル層を堆積した
基板を用いた電界効果トランジスタは、１０ＧＨｚ前後
の高周波でも高い利得と低いノイズ値を示し、衛星通信
等の主力素子として用いられている。一般に、電界効果
トランジスタのノイズ値はゲート抵抗及び相互コンダク
タンス等のパラメーターに関係して変化するが、もう一
つ重要なパラメーターとしてゲートとソース間のリーク
電流及びゲートとドレイン間のリーク電流の値によって
も大きく変化する。これらのリーク電流を減少させノイ
ズを低減する為には電界効果トランジスタのゲートとソ
ース間の耐圧及びゲートとドレイン間の耐圧を向上させ
ることが必要である。

特に半絶縁性ＧａＡｓ基板上にエビタキシャル層を堆積
した基板を用いた電界効果トランジスタにおいては、低
抵抗化及びソース電極及びドレイン電極と活性層との良
好なオーミックコンタクトを得る為に、Ｎ十型ＧａＡｓ
等からなるキャップ層を基板の最上部に０．１μｍから
０．２７１ｍ程形成し、ゲート電極の近傍のみこのキャ
ップ層をリセスエッチングしてゲート電極を形成してい
るが、ソース領域とドレイン領域のＮ十型Ｇ　ａ　Ａ　
ｓ層であるキャップ層とゲート電極との距離が近く耐圧
低下及びリーク電流の原因となっていた。

第２図は従来の半導体装置の製造方法を示す工程断面図
である。半導体装置としてはＧａＡｓ電界効果トランジ
スタを例にとり説明を加える。第２図（ａ）において半
絶縁性ＧａＡｓ基板ｌの主面側には通常のエピタキシャ
ル法により電界効果トランジスタのチャンネルとなるＮ
型活性層２及びソース抵抗を低減する為のＮ十型キャッ
プ層３が連続的に堆積される。ドレイン電極４及びソー
ス電極５がＮ十型キャップ層３上にパターン出しされた
後に第３絶縁膜１３が全面に堆積される。第２図（ｂ）
は、第３絶縁膜１３に開口部を設けＮ十型キャップ層３
をエツチング除去しリセス領域１４を形成する工程で、
このリセス領域１４に後の工程でＣａ　Ａ　Ｓ　ＴＬ電
界効果トランジスタショットキーゲートが形成される。

第２図（ｃ）は第４絶縁膜１５を堆積してＮ　＋　％ｊ
キャップＮ３のリセスされた側面に側壁を形成した後に
ゲート電極１２を蒸着等の方法で作る工程である。ここ
でゲート電極１２はＮ型活性層２との間でショットキー
接合を成す。第２図（ｄ）はドレイン電極４及びソース
電極５に電極開口部１６を設けてＧａＡｓ電界効果トラ
ンジスタを完成する工程である。

発明が解決しようとする課題 第２図に示した従来の半導体装置の製造方法においては
、ゲートとソース間の耐圧及びゲートとドレイン間の耐
圧が数ボルトしかなく、ゲートとソース間のリーク電流
及びゲートとドレイン間のリーク電流が多くノイズの低
減は困難であった。

即ち、ゲートとソース間の耐圧及びゲートとドレイン間
の耐圧は、ゲート電極１２とＮ十型キャップ層３との距
離で決まるが、第２図に示した従来のＧ　ａ　Ａ　ｓ電
界効果トランジスタの製造方法においては第４絶縁膜１
５の側壁の厚さ（例えば０．１μｍ程度の側壁厚さ）で
決められていた。この側壁の厚さの制御性は非常に悪く
これが耐圧低下の原因となっており場合によっては耐圧
が１ｖ以下になることもあった。

本発明は、かかる点に鑑みてなされたもので、ゲートと
ドレイン間耐圧及びゲートとソース問耐圧が高くてリー
ク電流が少なく、ノイズの低い半導体装置の製造方法を
提供することを目的としている。

課題を解決するための手段 本発明は上記課題を解決する為、半導体基板上に所定の
間隔をあけて金属電極を形成した後に全面に第１絶縁膜
を堆積する工程、第１絶縁膜を基板に対して垂直方向か
ら乾式エツチングを行い金属電極の側面のみに第１絶縁
膜からなる側壁を形成する工程、全面に第２絶縁膜を堆
積した後にフォトレジストを再度全面に塗布して基板に
対して垂直方向から乾式エツチングを行い金属電極の間
隔を第２絶縁膜で埋める工程、第１絶縁膜からなる側壁
をエツチング除去し金属電極と第２絶縁膜の間に開口部
を形成する工程、閉口部より半導体基板に対し第１回目
のリセスエッチングする工程、金属電極の間にある第２
絶縫膜をエツチング除去し基板を露出させた後に、半導
体基板に対して２回目のリセスエッチングする工程を順
次行う。

作用 本発明は上記した構成により、ゲート電極形成領域の両
端部と金属７１ｊｉ極との間の微細な間隔で第１回目の
リセスエッチングを行った後に、ゲート電極形成領域全
面から２回目のリセスエッチングする工程を順次行うの
で、リセスの横方向の広がりつまりサイドエチングの量
を大きくとることができ、ゲート電極をその後に形成し
ても高濃度なＮ十型キャップ層がゲート電極に接近する
ことがなく従って耐圧を大幅に向上させることができ、
その結果リーク電流が減少しＧ　ａ　Ａ　Ｓ　？ａ電界
効果トランジスタノイズを低減することができる。

実施例 第１図は、本発明の半導体装置の製造方法を示す実施例
の工程断面図である。第１図に示した本発明の半導体装
置の製造方法において、第２図と等価な部分については
同一の参照番号を付して示すものとする。第１図（ａ）
は、ドレイン電極４及びソース電極５をパターン形成し
たのち酸化膜等の第１絶縁膜６を堆積し、第１絶縁膜を
基板に対して垂直方向から乾式エツチングを行い金属電
極の側面に第１絶縁膜からなる側壁を形成する工程であ
る。第１図（ｂ）は、第１図（ａ）で形成した開口部を
窒化膜等の第２絶縁膜７で埋める工程である。

この第２絶縁膜７で埋める工程は、例えば全面に第２絶
縁膜７を堆積したのち再度フォトレジストを薄く全面に
塗布した後、乾式エツチングで基板に対して垂直にエツ
チングを行うことにより開口部のみを埋めることができ
る。第１図（Ｃ）は、第１絶縁膜６をエツチング除去し
ドレイン電極４及びソース電極５と第２絶縁膜７との間
に微細な開口部８を形成する工程である。この開口部８
の幅は、第１絶縁膜６の膜厚に対応している。第１図（
ｄ）は第１図（Ｃ）で形成した開口部８からＮ十型キャ
ップ層３をリセスエッチングを行い第１リセス領域９を
形成する工程である。第１図（ｅ）は第２絶縁膜７をエ
ツチング除去したのちＮ十型キャップＱ３に対して再度
リセスエッチングを行い第２リセス領域１０を形成する
工程である。

第１図（ｄ）及び第１図（ｅ）の工程の結果、リセスの
横方向の広がりつまりサイドエチングの量を大きくとる
ことができ、高濃度なＮ十型キャップＮ３とゲート電極
との距離を従来の２倍程度離すことができる。第１図（
ｆ）は、層間絶縁膜１１を堆積したのちゲート電極１２
を形成する工程である。本発明によれば、リセスの横方
向の広がりつまりサイドエチングの量が大きいのでゲー
ト電極１２と高濃度なＮ十型キャップ層３の距離が遠く
離れ耐圧の向上及びリーク電流の低減を図ることができ
る。

第１図（８）は層間絶縁膜１１に窓明けを行いドレイン
電極４及びソース電極５を露出させＧａＡｓ電界効果ト
ランジスタを完成する工程である。

以上説明したように、本発明の半導体装置の製造方法を
用いることで、リセスエッチングにおける横方向の広が
りつまりサイドエチングの量を大きくとることができる
。即ち、第１図（ｄ）で示したように横方向のエツチン
グを大きく取るために、ゲート電極形成領域の端部のｙ
＆細な開口部から第１回目のリセスエッチングを行った
のち、再度第２回目のリセスエッチングを行なうことで
横方向の広がりを大きくすることができるのである。

発明の効果 以ヒ述へてきた様に、本発明により次の効果がもたらさ
れる。すなわち、ゲートリセス領域を形成してゲート電
極を形成した場合にゲート電極とＮ十型キャップ層との
横方向の間隔を大幅に広げられゲートとドレイン間耐圧
及びゲートとソース間耐圧が向上しリーク電流が減少で
きる。またその結果としてＧａＡｓ電界効果トランジス
タ等のノイズを低減することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体装置の製造方法
の工程断面図、第２図は従来の半導体装置の製造方法を
示す工程断面図である。 ！・・・半絶縁性ＧａＡｓ基板、２・・・Ｎを活性層、
３・・・Ｎ＋型キャップ層、４・・・ドレイン電極、５
・・・ソース電極、６・・・第１絶縁膜、７・・・第２
絶縁膜、８・・・開口部、９・・・第１リセス領域、　
１０・・・第２リセス領域、　１１・・・層１ｍ絶縁膜
、　１２・・・ゲート電極。 代理人の氏名　弁理士　中尾敏男　はか■名第１図 第１図

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に所定の間隔をあけて金属電極を形成し
   た後に全面に第１絶縁膜を堆積する工程と、前記第１絶
   縁膜を基板に対して垂直方向から乾式エッチングを行い
   金属電極の側面のみに第１絶縁膜からなる側壁を形成す
   る工程と、全面に第２絶縁膜を堆積した後にフォトレジ
   ストを再度全面に塗布して基板に対して垂直方向から乾
   式エッチングを行い前記金属電極の間隔を第２絶縁膜で
   埋める工程と、前記第１絶縁膜からなる側壁をエッチン
   グ除去し金属電極と第２絶縁膜の間に開口部を形成する
   工程と、前記開口部より半導体基板をエッチングする工
   程と、金属電極の間にある第２絶縁膜をエッチング除去
   し基板を露出させた後に半導体基板を再度エッチングす
   る工程からなることを特徴とする半導体装置の製造方法
   。