JP3962667B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3962667B2 JP3962667B2 JP2002273526A JP2002273526A JP3962667B2 JP 3962667 B2 JP3962667 B2 JP 3962667B2 JP 2002273526 A JP2002273526 A JP 2002273526A JP 2002273526 A JP2002273526 A JP 2002273526A JP 3962667 B2 JP3962667 B2 JP 3962667B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- film
- semiconductor substrate
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波帯域で動作する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＧａＡｓ等の化合物半導体を用いた電界効果型トランジスタは、化合物半導体基板上にゲートやソース、ドレインの各電極を設けて構成され、マイクロ波帯で動作する半導体装置として広く実用化されている。
【０００３】
ここで、従来の半導体装置の製造方法について、電界効果型トランジスタを例にとり図２を参照して説明する。
【０００４】
半導体基板３０は、ＧａＡｓなどの半導体（図示せず）上に、エピタキシャル層３１およびＡｌＧａＡｓ電子供給層３２、ＧａＡｓキャップ層３３を順に形成して構成され、半導体基板３０上たとえばキャップ層３３上に絶縁膜３４およびレジスト３５が形成されている。そして、レジスト３５のゲート電極を形成する領域に第１開口３６を形成し、その後、パターン化されたレジスト３５をマスクにして絶縁膜３４に第２開口３７が形成される（図ａ）。
【０００５】
次いで、レジスト３５を除去し、選択エッチングでキャップ層３３に第３開口３８を形成する（図ｂ）。次いで絶縁膜３４を後退エッチングし、第２開口３７を図示横方向に拡大する（図ｃ）。
【０００６】
次いで、電子供給層３２およびキャップ層３３、絶縁膜３４上に絶縁膜３９を形成する（図ｄ）。次いで、絶縁膜３９の一部を除去し、絶縁膜３４の第２開口３７を囲む側壁部分およびキャップ層３３の第３開口３８を囲む側壁部分に絶縁膜３９を残し、残された絶縁膜３９によって側壁３９ａが形成される（図ｅ）。
【０００７】
次いで、電子供給層３２およびキャップ層３３、絶縁膜３４上に、蒸着あるいはスパッタ、ＣＶＤなどの方法で第１ゲートメタル４０を形成する（図ｆ）。次いで、第１ゲートメタル４０上に、スペーサレジスト４１およびレジスト４２を順に形成し、その後、レジスト４２に第４開口４３を形成し、スペーサレジスト４１に第５開口４４を形成する（図ｇ）。
【０００８】
次いで、第４開口４３および第５開口４４を利用して、蒸着あるいはスパッタ、ＣＶＤなどの方法で第２ゲートメタル４５を形成する（図ｈ）。次いで、スペーサレジスト４１およびレジスト４２を除去し、その後、第２ゲートメタル４５を覆う形でレジスト４６を形成する（図ｉ）。次いで、レジスト４６をマスクにして第１ゲート電極メタル４０を除去し、その後、トップパッシベーション膜４７を全面に形成する（図ｊ）。
【０００９】
【発明が解決しようとする課題】
従来の半導体装置の製造方法は、半導体基板上にゲートメタルを形成する場合、蒸着やスパッタ、ＣＶＤなどの方法が用いられている。
【００１０】
一方、電界効果トランジスタなどでは、電気的特性を改善するために、ゲート長の短いゲート電極が求められている。しかし、ゲート長を短くするために、ゲートメタル形成用の開口を細くすると、蒸着方法などの場合、開口の底部まで到達する金属原子の量が少なくなり、ゲートメタルの堆積速度が小さくなる。このとき、開口部以外では、ゲートメタルの堆積速度に変化がないため、所望のゲート電極形状が得られず、ゲート長の短いゲート電極の実現が困難になっている。
【００１１】
本発明は、上記した欠点を解決し、ゲート長が短く所望の電極形状をもつゲート電極の実現が容易な半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜のゲート電極形成領域に開口を形成する第２工程と、前記開口が形成された前記絶縁膜上を含む前記半導体基板上に導電性物質膜を形成する第３工程と、この第３工程の後、前記開口を囲む前記絶縁膜の側面に前記導電性物質膜を残し、かつ、前記開口下方に位置する前記半導体基板の一部を露出させる第４工程と、前記絶縁膜の側面に残された前記導電性物質膜上および一部が露出した前記半導体基板上にゲートメタルをメッキする第５工程と、この第５工程の後、前記ゲートメタルおよび前記半導体基板の両方に対して選択的に前記導電性物質膜を除去する第６工程とからなることを特徴とする。
【００１３】
【発明の実施の形態】
本発明の実施形態について図１の工程図を参照して説明する。
【００１４】
半導体基板１０は、ＧａＡｓなどの化合物半導体１１およびこのＧａＡｓ半導体１１上に順に形成された複数の化合物半導体層、たとえばエピタキシャル層１２やＡｌＧａＡｓ電子供給層１３、ＧａＡｓキャップ層１４などから構成されている。そして、半導体基板１０上たとえばキャップ層１４上に絶縁膜１５およびレジスト１６が形成されている。レジスト１６はゲート電極を形成する領域に第１開口１７を設けてパターニングされ、また、パターン化されたレジスト１６をマスクにして絶縁膜１５に第２開口１８が形成されている（図ａ）。
【００１５】
次いで、レジスト１６をすべて剥離し、絶縁膜１５をマスクにしてキャップ層１４を電子供給層１３と選択的にエッチングし、第３開口１９を形成する（図ｂ）。次いで、絶縁膜１５を後退エッチングして、第２開口１８を図示横方向に拡大する。この場合、第２開口１８の開口面積は第３開口１９よりも大きくする（図ｃ）。次いで、絶縁膜１５上を含む半導体基板１０上にＴｉなどの導電性物質膜２０を堆積する（図ｄ）。
【００１６】
次いで、全面をエッチバックして導電性物質膜２０の一部を除去し、第２開口１８を囲む絶縁膜１５の側壁部分および第３開口１９を囲むキャップ層１４の側壁部分に、残された導電性物質膜２０により側壁２１を形成する。同時に、第２開口１８や第３開口１９の延長方向たとえば図示下方に位置する電子供給層１３の一部を露出させる（図ｅ）。
【００１７】
次いで、絶縁膜１５上にレジスト２２を形成し、レジスト２２に第４開口２３を形成する。このとき、第４開口２３は、その開口面積が側壁２１よりも大きくなるように形成する（図ｆ）。
【００１８】
次いで、電子供給層１３に通電して、電子供給層１３上および側壁２１上に第１ゲートメタル２４、たとえばＷなどの高融点のショットキーメタルをメッキする。さらに、側壁２１部分に通電して、第１ゲートメタル２４上から絶縁膜１５上のレジスト２２で囲まれた領域にわたり、Ａｕなどの第２ゲートメタル２５たとえば低抵抗メタルをメッキし、ゲート電極を形成する（図ｇ）。次いで、レジスト２２をすべて除去する（図ｈ）。
【００１９】
次いで、電子供給層１３およびキャップ層１４の両方と選択的に、絶縁膜１５および側壁２１を、ＮＨ4 ＦやＨＦなどのエッチング液でエッチングし除去する（図ｉ）。次いで、Ｐ−ＳｉＮなどのトップパッシベーション膜２６を形成する（図ｊ）。
【００２０】
上記した構成によれば、半導体基板上の絶縁膜に形成された開口部分に導電性物質膜を設け、この導電性物質膜を利用してゲートメタルをメッキし、その後、導電性物質膜を選択エッチングで除去している。この方法は、ゲート電極形成領域の開口が小さい場合でも、ゲートメタルを確実に形成でき、所望のゲート電極形状をもち、かつ、現在の蒸着やスパッタ、ＣＶＤなどの製造技術で埋め込める限界よりも短いゲート長をもつ電気特性の良好な電界効果トランジスタを容易に製造できる。
【００２１】
【発明の効果】
本発明によれば、所望のゲート電極形状が得られる半導体装置の製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための工程図である。
【図２】従来例を説明するための工程図である。
【符号の説明】
１０…半導体基板
１１…ＧａＡｓ半導体
１２…エピタキシャル層
１３…ＡｌＧａＡｓ電子供給層
１４…ＧａＡｓキャップ層
１５…絶縁膜
１６…レジスト
１７…レジストの第１開口
１８…絶縁膜の第２開口
１９…ＧａＡｓキャップ層の第３開口
２０…導電性物質膜
２１…側壁
２２…レジスト
２３…レジストの第４開口
２４…第１ゲートメタル
２５…第２ゲートメタル
２６…トップパシベーション膜
【発明の属する技術分野】
本発明は高周波帯域で動作する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＧａＡｓ等の化合物半導体を用いた電界効果型トランジスタは、化合物半導体基板上にゲートやソース、ドレインの各電極を設けて構成され、マイクロ波帯で動作する半導体装置として広く実用化されている。
【０００３】
ここで、従来の半導体装置の製造方法について、電界効果型トランジスタを例にとり図２を参照して説明する。
【０００４】
半導体基板３０は、ＧａＡｓなどの半導体（図示せず）上に、エピタキシャル層３１およびＡｌＧａＡｓ電子供給層３２、ＧａＡｓキャップ層３３を順に形成して構成され、半導体基板３０上たとえばキャップ層３３上に絶縁膜３４およびレジスト３５が形成されている。そして、レジスト３５のゲート電極を形成する領域に第１開口３６を形成し、その後、パターン化されたレジスト３５をマスクにして絶縁膜３４に第２開口３７が形成される（図ａ）。
【０００５】
次いで、レジスト３５を除去し、選択エッチングでキャップ層３３に第３開口３８を形成する（図ｂ）。次いで絶縁膜３４を後退エッチングし、第２開口３７を図示横方向に拡大する（図ｃ）。
【０００６】
次いで、電子供給層３２およびキャップ層３３、絶縁膜３４上に絶縁膜３９を形成する（図ｄ）。次いで、絶縁膜３９の一部を除去し、絶縁膜３４の第２開口３７を囲む側壁部分およびキャップ層３３の第３開口３８を囲む側壁部分に絶縁膜３９を残し、残された絶縁膜３９によって側壁３９ａが形成される（図ｅ）。
【０００７】
次いで、電子供給層３２およびキャップ層３３、絶縁膜３４上に、蒸着あるいはスパッタ、ＣＶＤなどの方法で第１ゲートメタル４０を形成する（図ｆ）。次いで、第１ゲートメタル４０上に、スペーサレジスト４１およびレジスト４２を順に形成し、その後、レジスト４２に第４開口４３を形成し、スペーサレジスト４１に第５開口４４を形成する（図ｇ）。
【０００８】
次いで、第４開口４３および第５開口４４を利用して、蒸着あるいはスパッタ、ＣＶＤなどの方法で第２ゲートメタル４５を形成する（図ｈ）。次いで、スペーサレジスト４１およびレジスト４２を除去し、その後、第２ゲートメタル４５を覆う形でレジスト４６を形成する（図ｉ）。次いで、レジスト４６をマスクにして第１ゲート電極メタル４０を除去し、その後、トップパッシベーション膜４７を全面に形成する（図ｊ）。
【０００９】
【発明が解決しようとする課題】
従来の半導体装置の製造方法は、半導体基板上にゲートメタルを形成する場合、蒸着やスパッタ、ＣＶＤなどの方法が用いられている。
【００１０】
一方、電界効果トランジスタなどでは、電気的特性を改善するために、ゲート長の短いゲート電極が求められている。しかし、ゲート長を短くするために、ゲートメタル形成用の開口を細くすると、蒸着方法などの場合、開口の底部まで到達する金属原子の量が少なくなり、ゲートメタルの堆積速度が小さくなる。このとき、開口部以外では、ゲートメタルの堆積速度に変化がないため、所望のゲート電極形状が得られず、ゲート長の短いゲート電極の実現が困難になっている。
【００１１】
本発明は、上記した欠点を解決し、ゲート長が短く所望の電極形状をもつゲート電極の実現が容易な半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜のゲート電極形成領域に開口を形成する第２工程と、前記開口が形成された前記絶縁膜上を含む前記半導体基板上に導電性物質膜を形成する第３工程と、この第３工程の後、前記開口を囲む前記絶縁膜の側面に前記導電性物質膜を残し、かつ、前記開口下方に位置する前記半導体基板の一部を露出させる第４工程と、前記絶縁膜の側面に残された前記導電性物質膜上および一部が露出した前記半導体基板上にゲートメタルをメッキする第５工程と、この第５工程の後、前記ゲートメタルおよび前記半導体基板の両方に対して選択的に前記導電性物質膜を除去する第６工程とからなることを特徴とする。
【００１３】
【発明の実施の形態】
本発明の実施形態について図１の工程図を参照して説明する。
【００１４】
半導体基板１０は、ＧａＡｓなどの化合物半導体１１およびこのＧａＡｓ半導体１１上に順に形成された複数の化合物半導体層、たとえばエピタキシャル層１２やＡｌＧａＡｓ電子供給層１３、ＧａＡｓキャップ層１４などから構成されている。そして、半導体基板１０上たとえばキャップ層１４上に絶縁膜１５およびレジスト１６が形成されている。レジスト１６はゲート電極を形成する領域に第１開口１７を設けてパターニングされ、また、パターン化されたレジスト１６をマスクにして絶縁膜１５に第２開口１８が形成されている（図ａ）。
【００１５】
次いで、レジスト１６をすべて剥離し、絶縁膜１５をマスクにしてキャップ層１４を電子供給層１３と選択的にエッチングし、第３開口１９を形成する（図ｂ）。次いで、絶縁膜１５を後退エッチングして、第２開口１８を図示横方向に拡大する。この場合、第２開口１８の開口面積は第３開口１９よりも大きくする（図ｃ）。次いで、絶縁膜１５上を含む半導体基板１０上にＴｉなどの導電性物質膜２０を堆積する（図ｄ）。
【００１６】
次いで、全面をエッチバックして導電性物質膜２０の一部を除去し、第２開口１８を囲む絶縁膜１５の側壁部分および第３開口１９を囲むキャップ層１４の側壁部分に、残された導電性物質膜２０により側壁２１を形成する。同時に、第２開口１８や第３開口１９の延長方向たとえば図示下方に位置する電子供給層１３の一部を露出させる（図ｅ）。
【００１７】
次いで、絶縁膜１５上にレジスト２２を形成し、レジスト２２に第４開口２３を形成する。このとき、第４開口２３は、その開口面積が側壁２１よりも大きくなるように形成する（図ｆ）。
【００１８】
次いで、電子供給層１３に通電して、電子供給層１３上および側壁２１上に第１ゲートメタル２４、たとえばＷなどの高融点のショットキーメタルをメッキする。さらに、側壁２１部分に通電して、第１ゲートメタル２４上から絶縁膜１５上のレジスト２２で囲まれた領域にわたり、Ａｕなどの第２ゲートメタル２５たとえば低抵抗メタルをメッキし、ゲート電極を形成する（図ｇ）。次いで、レジスト２２をすべて除去する（図ｈ）。
【００１９】
次いで、電子供給層１３およびキャップ層１４の両方と選択的に、絶縁膜１５および側壁２１を、ＮＨ4 ＦやＨＦなどのエッチング液でエッチングし除去する（図ｉ）。次いで、Ｐ−ＳｉＮなどのトップパッシベーション膜２６を形成する（図ｊ）。
【００２０】
上記した構成によれば、半導体基板上の絶縁膜に形成された開口部分に導電性物質膜を設け、この導電性物質膜を利用してゲートメタルをメッキし、その後、導電性物質膜を選択エッチングで除去している。この方法は、ゲート電極形成領域の開口が小さい場合でも、ゲートメタルを確実に形成でき、所望のゲート電極形状をもち、かつ、現在の蒸着やスパッタ、ＣＶＤなどの製造技術で埋め込める限界よりも短いゲート長をもつ電気特性の良好な電界効果トランジスタを容易に製造できる。
【００２１】
【発明の効果】
本発明によれば、所望のゲート電極形状が得られる半導体装置の製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための工程図である。
【図２】従来例を説明するための工程図である。
【符号の説明】
１０…半導体基板
１１…ＧａＡｓ半導体
１２…エピタキシャル層
１３…ＡｌＧａＡｓ電子供給層
１４…ＧａＡｓキャップ層
１５…絶縁膜
１６…レジスト
１７…レジストの第１開口
１８…絶縁膜の第２開口
１９…ＧａＡｓキャップ層の第３開口
２０…導電性物質膜
２１…側壁
２２…レジスト
２３…レジストの第４開口
２４…第１ゲートメタル
２５…第２ゲートメタル
２６…トップパシベーション膜
Claims (5)
- 半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜のゲート電極形成領域に開口を形成する第２工程と、前記開口が形成された前記絶縁膜上を含む前記半導体基板上に導電性物質膜を形成する第３工程と、この第３工程の後、前記開口を囲む前記絶縁膜の側面に前記導電性物質膜を残し、かつ、前記開口下方に位置する前記半導体基板の一部を露出させる第４工程と、前記絶縁膜の側面に残された前記導電性物質膜上および一部が露出した前記半導体基板上にゲートメタルをメッキする第５工程と、この第５工程の後、前記ゲートメタルおよび前記半導体基板の両方に対して選択的に前記導電性物質膜を除去する第６工程とからなることを特徴とする半導体装置の製造方法。
- 半導体基板上に絶縁膜およびレジスト膜を順に形成する第１工程と、前記レジスト膜のゲート電極形成領域に第１開口を形成し、前記レジスト膜をパターニングする第２工程と、パターニングした前記レジスト膜により前記絶縁膜のゲート電極形成領域に第２開口を形成する第３工程と、パターニングした前記レジスト膜を除去する第４工程と、前記絶縁膜上を含む前記半導体基板上に導電性物質膜を形成する第５工程と、この第５工程の後、前記第２開口を囲む前記絶縁膜の側壁に前記導電性物質膜を残し、かつ、前記第２開口下方に位置する前記半導体基板の一部を露出させる第６工程と、この第６工程で残された前記導電性物質膜上および前記第６工程で一部が露出した前記半導体基板上にゲートメタルをメッキする第７工程と、この第７工程の後、前記ゲートメタルおよび前記半導体基板の両方に対して選択的に前記導電性物質膜を除去する第８工程とからなることを特徴とする半導体装置の製造方法。
- 化合物半導体上に第１および第２の少なくとも２つの化合物半導体層が順に形成された半導体基板上に、絶縁膜およびレジスト膜を順に形成する第１工程と、前記レジスト膜のゲート電極形成領域に第１開口を形成し、前記レジスト膜をパターニングする第２工程と、パターニングされた前記レジスト膜により前記絶縁膜のゲート電極形成領域に第２開口を形成する第３工程と、パターニングした前記レジスト膜を除去する第４工程と、前記絶縁膜の第２開口に隣接する領域の前記第２化合物半導体層に第３開口を形成する第５工程と、前記絶縁膜上を含む前記半導体基板上に導電性物質膜を形成する第６工程と、前記導電性物質膜の一部を除去し、前記第２開口を囲む前記絶縁膜の側壁部分および前記第３開口を囲む前記第２化合物半導体層の側壁部分に前記導電性物質膜を残し、かつ、前記第２開口および前記第３開口の下方に位置する前記第１化合物半導体層の一部を露出させる第７工程と、この第７工程で残された前記導電性物質膜上および前記第７工程で露出した前記第１化合物半導体層上にゲートメタルをメッキする第８工程と、この第８工程の後、前記ゲートメタルおよび前記半導体基板の両方に対して選択的に前記導電性物質膜を除去する第９工程とからなることを特徴とする半導体装置の製造方法。
- 導電性物質膜がＴｉである請求項１ないし請求項３のいずれか１つに記載の半導体装置の製造方法。
- ゲートメタルおよび半導体基板の両方に対して選択的に導電性物質膜を除去する工程が、ＮＨ4ＦまたはＨＦを用いたエッチングで行われる請求項１ないし請求項４のいずれか１つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273526A JP3962667B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273526A JP3962667B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004111730A JP2004111730A (ja) | 2004-04-08 |
| JP2004111730A5 JP2004111730A5 (ja) | 2005-06-09 |
| JP3962667B2 true JP3962667B2 (ja) | 2007-08-22 |
Family
ID=32270261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002273526A Expired - Fee Related JP3962667B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3962667B2 (ja) |
-
2002
- 2002-09-19 JP JP2002273526A patent/JP3962667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111730A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100521235C (zh) | 场效应晶体管及其制造方法 | |
| US7910440B2 (en) | Semiconductor device and method for making the same | |
| US20040051183A1 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| JP2003203930A (ja) | ショットキーゲート電界効果型トランジスタ | |
| TWI397128B (zh) | 製作一平面雙閘電晶體之方法 | |
| JP5740356B2 (ja) | 半導体装置 | |
| US6495884B2 (en) | Vertical MOS transistor | |
| JP3962667B2 (ja) | 半導体装置の製造方法 | |
| CN113436975B (zh) | 一种半导体器件及制备方法 | |
| JP2006237534A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003298050A (ja) | 半導体装置の製造方法 | |
| JPH11126782A (ja) | 半導体装置及びその製造方法 | |
| US20060017116A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4972822B2 (ja) | 電界効果半導体装置の製造方法 | |
| KR100661229B1 (ko) | 반도체 소자의 핀형 트랜지스터 제조 방법 | |
| JPH08115924A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| KR100327435B1 (ko) | 반도체 소자의 제조방법 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPH01218072A (ja) | 半導体装置の製造方法 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3353773B2 (ja) | 半導体装置の製造方法 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| JP2004064005A (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH02206134A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040820 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |