JPS5823928B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents

ハンドウタイソウチノセイゾウホウホウ

Info

Publication number
JPS5823928B2
JPS5823928B2 JP50110531A JP11053175A JPS5823928B2 JP S5823928 B2 JPS5823928 B2 JP S5823928B2 JP 50110531 A JP50110531 A JP 50110531A JP 11053175 A JP11053175 A JP 11053175A JP S5823928 B2 JPS5823928 B2 JP S5823928B2
Authority
JP
Japan
Prior art keywords
layer
sublayer
aluminum
auxiliary layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50110531A
Other languages
English (en)
Other versions
JPS5156176A (ja
Inventor
ジヤン・ピエール・リオール
レイモン・フアビアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5156176A publication Critical patent/JPS5156176A/ja
Publication of JPS5823928B2 publication Critical patent/JPS5823928B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6324—Formation by anodic treatments, e.g. anodic oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69394—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing titanium, e.g. TiO2

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 本発明は導体固型を具える半導体本体を有する半導体装
置の製造方法に関するものである。
トランジスタ又は集積回路の製造にあたり、半導体本体
表面上に絶縁保護層を生成し、この絶縁保護層に設けた
開口を介し回路素子の種々な領域に接点を設けることは
既知である。
前記絶縁保護層を横断して延在する導体トラックとこれ
等の接点との両者は、単一の導体固型を構成することが
屡々である。
既知の一方法においては、開口を有する絶縁層で被覆さ
れた半導体本体面上にマスクを設ける。
マスクは異種物質から成る２層の複合補助層であり、１
個以上の開口が設けられていて、この開口の周縁部は所
望の導体固型の形状を画成する。
この方法においては開口を形成する食刻処理は、これ等
の開口の端部でマスクの頂部副層が最下部副層を越えて
突出するように行なう。
前記マスク上に前記導体固型を構成する導電性物質の層
を堆積し、前記導電性物質層を一部分はマスク上に、一
部分はマスクの開口内に延在させる。
食刻又は選択的溶解により、マスクの下部副層を除去し
、マスクの頂部副層とその上に存在する導電性物質層の
部分も除去する。
補助層の２副層として例えば２種類の金属を用いること
ができる。
例えば、アルミニウムを最下部副層に、クロムを頂部副
層に用いることができる。
頂部副層の突出部分の寸法は、最下部副層物質への頂部
副層物質の付着性に左右される。
この付着性が良好（アルミニウム上にクロムを付着させ
る場合には普通のことであるが）であっても、突出部分
が不規則になる。
さらに、複合半導体物質、特に周期表の第３欄の元素を
少くとも１種と第５欄の元素を少くとも１種とを含有す
るＡＩＢ■化合物、の半導体装置上には接点を形成し難
いことが知られている。
本発明は半導体装置の一表面上に頂部副層と半導体本体
との間に延在する最下部副層を有し材質が相互に且つ導
体固型とは相違する少くとも２以上の副層から成る補助
層を形成する段階と、この補助層に導体固型の形状の少
くとも１個以上の開口を形成する段階と、導体固型物質
の導電性層を補助層上及び少くとも１個の開口中に設け
る段階と、補助層上に存在する導電性層の部分を少くと
も補助層の一部分の選択的溶解により除去して少くとも
１個以上の開口中に存在する導電性層の部分を導体固型
として残存させる段階とを有して導体固型を有する半導
体本体を具える半導体装置を製造する方法において、補
助層の形成にあたり陽極酸化可能な物質の層を形成し、
この陽極酸化可能な物質の表面を陽極酸化して補助層の
頂部副層を得ることを特徴とする半導体装置の製造方法
を提供する。
本発明は特に、金属層の陽極酸化により得た酸化物層が
良好な付着性を有する事実を認識したことに基ずく。
陽極酸化処理は導体固型を設けんとする区域で陽極酸化
可能な物質が酸化しないように局部的に行なうことが好
ましく、然る後導体図型を設けんとする区域の陽極酸化
可能な物質を選択的食刻により除去して少くとも１個以
上の開口を形成する。
補助層としては陽極酸化可能な物質は何れも使用できる
。
例えば、チタン、タンタル、ジルコニウム又はアルミニ
ウムは特に好適である。
使用する陽極酸化可能な物質は基体によって選定し、ま
た行なわんとする選択的食刻処理によって選定する。
これは、陽極酸化可能な副層の食刻に用いる溶液が下側
の物質を侵食してはならない為である。
前述の該轟金属の陽極酸化により得た酸化物の付着性は
屡々良好である。
これはこの酸化物が成長により得られた為であり、付着
性の品質が均一であり、この付着性に左右される突出部
分の突出度合も均一であり且つ容易に再現可能である為
である。
アルミニウムへの酸化アルミニウムの付着性は特に良好
である。
アルミニウムは屡々珪素上に用いられ、また例えば砒化
ガリウム又は酸化ガリウム上に用いられる。
化学的食刻剤を用いると、突出部分の突出度合は食刻し
た金属の厚さによって左右される。
陽極酸化可能な副層の厚さが犬となるにつれて、突出部
分の突出度合も犬となる。
かくて陽極酸化可能な副層の厚さは導体固型の幾何学的
形状に適合することができ、特に２個の隣接の導体トラ
ック間の離間距離に適合することができる。
この離間距離が小さければ頂部副層の突出部分の突出度
合も小さくなければならず、陽極酸化可能な薄い副層を
用いることが好ましい。
０．７〜１．２μの当初厚さのアルミニウム副層を用い
て０．０９〜０．１１μの厚さの酸化アルミニウム層を
生成する場合、約０，０６〜０．０８μの厚さのアルミ
ニウム層が酸化物に転化される。
アルミニウムは燐酸を基剤とする食刻剤浴中で食刻する
ことが好ましく、この浴中で前述の厚さのものを用いる
と、得られる突出部分の突出度合は約０．２５〜０．５
μである。
このような突出部分は極めて安定である。
導電性物質の層厚さ即ち導体固型用の導電性物質の層厚
さは、アルミニウムの層厚さより小さくして酸化アルミ
ニウムの高さより低くすることが好ましい。
残存するアルミニウムの厚さは少くとも約０．７μ以上
であることが好ましく、最大約１μであることが好まし
い。
これ等の環境条件下で、突出部分は補助層端部と導体凹
型端部との間の離間距離を得るのに十分である。
２導体トラック間の距離を２μに制限することも可能で
ある。
陽極酸化の前に従来方法により感光性物質のマスクを形
成して、陽極酸化処理をマスクすることができる。
通常、ホトマスキング処理は汚染性であると考えられて
いる為、このような処理操作の回数を少くする努力が払
われている。
半導体装置の表面に隣接する物質の少くとも１つが、ア
ルミニウム副層の食刻中侵食されるアルミニウムを含む
場合、アルミニウムを陽極酸化可能な物質として使用す
ることは不適当なことに注意すべきである。
そのような場合には補助層の為の陽極酸化可能な物質と
してチタンを使用するのが良い。
半導体本体にＧａＡｌＡｓを用いる場合、例えばチタン
の如き陽極酸化可能な物質は弗化水素酸を基剤とする食
刻側混合物により除去することができる。
陽極酸化は２５℃の酒石酸又は酒石酸アンモニウムを含
有する浴中で、６０〜８０Ｖの電圧で１〜５分間行なう
と好適である。
導体固型の導電性層は２個又は３個以上のサブ層から構
成すると好適である。
最下部サブ層をチタン、クロム、ジルコニウム、コバル
ト、タングステン又はクンタルから構成し、頂部サブ層
を金又はロジウムから構成すると好適である。
これ等の２サブ層の間に、例えばロジウム、白金又はパ
ラジウムから成る第３のサブ層を用いると、有利な場合
がある。
本発明は、導体固型の若干の部分が半導体装置の種々な
領域と接触している一方、導体固型の他の部分が絶縁層
により半導体本体から分離されている接続導体として作
用する、導体固型の製造に用いることができる。
この場合には、補助層を除去する為の食刻溶液は、絶縁
層に対して選択的で且つ半導体物質に対し選択的なもの
を使用すべきである。
本発明方法は例えば、使用せんとする物質相互及び／又
は被設面に対して使用せんとする物質を殆んど又は全く
選択的に食刻できないという理由によって、ホトエツチ
ング処理を回避せんとする場合に、接点の画成に有利に
使用することができる。
ホトエツチング処理を回避せんとする場合とは、例えば
半導体化合物特にＡＩＩＩＢ■化合物例えば燐化ガリウ
ム上に所定導電型を得る為に予定されたドーピング用不
純物を含有する金合金を用いる場合であり、また、チタ
ン等の半導体に堅固に付着する耐熱性物質のサブ層と、
金等の貴金属のサブ層とを有する複合導電性層から成る
接点構造を用いる場合である。
本発明を次に図面につきさらに詳細に説明する。
第１図において、半導体本体１は珪素製基体２と酸化珪
素製保護層３とを有する。
保護層３は図面の平面で２個の層部分３ａ及び３ｂに分
けられ、これ等の層は保護層３内に設けられた窓４を取
囲む。
窓４は珪素製基体２内の予め形成された半導体領域５を
露出する。
半導体本体１の表面１ａ上には厚さ約１μのアルミニウ
ム層６を真空中で蒸着させる。
アルミニウム層６上にはホトラッカ一層を設ける。
このホトラッカ一層は、露光及び現像後、一部分が部分
７として残り、この部分７は得ようとする導体固型と同
じ外形を有する。
この段階における半導体本体を第２図に示す。
アルミニウム層６の露出した部分に密実な酸化アルミニ
ウム層８を陽極酸化により設ける。
この処理は約２５℃の酒石酸又は酒石酸アンモニウムの
浴内で行なうことが好ましい。
処理時間は所要厚さによって異なるが、６０〜８０■の
電圧で２〜５分を要する。
前述の陽極酸化浴はホトラッカ一層７を侵食せず、また
マスクとなるこのホトラッカ一層７の下に存在するアル
ミニウム層６の部分６ａをも侵食しない。
０．０７μ程度の厚さのアルミニウムを転化することに
より生成した酸化アルミニウムの層８の厚さは約０．１
μであり、アルミニウム層６の厚さの約１名。
である。この段階における半導体本体を第３図に示す。
次いでホトラッカーマスク７を除去し、アルミニウム層
６の部分６ａを例えば燐酸を基剤とする浴内で食刻する
。
図面の平面内で食刻処理は、アルミニウム層６及び酸化
アルミニウム層８を夫々２部分に、即ち６ｂ及び６ｃと
８ｂ及び８ｃとに分ける。
かくて開口９が得られる。この開口９内には導体固型用
物質を堆積する。
この例で考えたアルミニウム層６の厚さが１μの場合、
食刻処理はＨ３Ｐ０４７０係、ＨＮｏ・３３幅、ＣＨ３
ＣＯ０Ｈ１３係及びＨ２Ｏ１４係の混合液（５５°Ｃに
加熱）内で約２分間継続する。
この場合下面食刻が起り、この為酸化アルミニウム層の
突出部分８ｂｌ及び８ｃｌが約０．６μの幅で生成する
。
この段階における半導体本体を第４図に示す。
かくて得た半導体本体の表面上には、蒸着又は陰極スパ
ッタリングにより３個の副層から成る金属層１０を設け
る。
この金属層１０は珪素と酸化珪素とに良く付着するチタ
ン製サブ層と、頂部の金製サブ層と、チタン製サブ層と
金製頂部サブ層との間の障壁として作用し後の段階にお
ける接続の付着に関し特に重要なロジウム製サブ層との
３サブ層から成る。
これ等のサブ層は図示していなＧ）。
この導電性層の全体的厚さは約０．８μである。突出部
分８ｂｌ及び８ｃｌが存在する為、金属層１０は図面の
平面で３個の部分に分けられる。
即ち、開口９内に存在する部分１０ａと、補助層の２副
層の部分６ｂ及び部分８ｂ上に存在する部分１０、ｂと
、補助層の２副層の部分６ｃ及び部分８ｃ上に存在する
部分１０ｃとである。
この段階における半導体本体を第５図に示す。
金属層１０の厚さが０．８μであり、アルミニウム層６
より約０．２μ薄い為、規則正しい寸法の空間が突出部
分８ｂｌ及び８ｃｌの下方に残存し、従ってアルミニウ
ム層６は層６を除去する溶液と容易に接触可能である。
アルミニウム層６の除去の為には、１１当り２０〜３０
ｇのＦｅＣ＃３と５００ ｃｃのＨＣ７とを含有し、こ
れに１１になる逸水を添加した溶液を用いることができ
る。
この食刻処理は溶液温度略々２５℃で約４分である。
本発明方法により形成した導体凹型１１を有する半導体
本体を、この段階で第６図に示す。
この半導体装置は通常の方法でさらに組立てること、例
えばエンベロープを設けることができる。
本発明の実施に当っては次項を実施上の条件とすること
ができる。
（１）導体凹型を設けんとする区域で陽極酸化可能な物
質を酸化しないように陽極酸化を局部的に行ない、然る
後前記区域の陽極酸化可能な物質の副層を選択的食刻に
より除去して少くとも１個以上の開口を形成する特許請
求の範囲記載の半導体装置の製造方法。
【図面の簡単な説明】
第１〜６図は本発明方法による半導体装置の植種な製造
段階における状態を示す線図的断面図である。 １・・・・・・半導体本体、１ａ・・・・・・半導体本
体１の表面、２・・・・・・基体１，３・・・・・・保
護層、３ａ、３ｂ・・・・・・保護層３の部分、４・・
・・・・窓、５・・・・・・半導体領域、６・・・・・
・アルミニウム層、６ ａ ＋ ６ ｂ ＋ ６ ｃ・
・・・・・アルミニウム層６の部分、７・・・・・・ホ
トラッカ一層、８・・・・・・密実な酸化アルミニウム
層、８ｂ、８ｃ・・・・・・酸化アルミニウム層８の部
分、８ｂ１，８ｃ１・・・・・・酸化アルミニウム層８
の突出部分、９・・・・・・開口、１０・・・・・・金
属層、１０ａ、１０ｂ、１０ｃ・・・・・・金属層１０
の部分、１１・・・・・・導体凹型。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体装置の一表面上に頂部副層と半導体本体との
    間に延在する最下部副層を有し材質が相互に且つ導体固
    型とは相違する少くとも２以上の副層から成る補助層を
    形成する段階と、 この補助層に導体固型の形状の少くとも１個以上の開口
    を形成する段階と、 導体凹型物質の導電性層を補助層上及び少くとも１個の
    開口中に設ける段階と、 補助層上に存在する導電性層の部分を少くとも補助層の
    一部分の選択的溶解により除去して少くとも１個以上の
    開口中に存在する導電性層の部分を導体固型として残存
    させる段階と を有して導体固型を有する半導体本体を具える半導体装
    置を製造する方法において、 補助層の形成にあたり陽極酸化可能な物質の層を形成し
    、 この陽極酸化可能な物質の表面を陽極酸化して補助層の
    頂部副層を得る ことを特徴とする半導体装置の製造方法。
JP50110531A 1974-09-18 1975-09-13 ハンドウタイソウチノセイゾウホウホウ Expired JPS5823928B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7431521A FR2285716A1 (fr) 1974-09-18 1974-09-18 Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede

Publications (2)

Publication Number Publication Date
JPS5156176A JPS5156176A (ja) 1976-05-17
JPS5823928B2 true JPS5823928B2 (ja) 1983-05-18

Family

ID=9143196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50110531A Expired JPS5823928B2 (ja) 1974-09-18 1975-09-13 ハンドウタイソウチノセイゾウホウホウ

Country Status (6)

Country Link
US (1) US4035206A (ja)
JP (1) JPS5823928B2 (ja)
DE (1) DE2540301C2 (ja)
FR (1) FR2285716A1 (ja)
GB (1) GB1520474A (ja)
NL (1) NL7510809A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52136590A (en) * 1976-05-11 1977-11-15 Matsushita Electric Ind Co Ltd Production of semiconductor device
EP0051598A1 (en) * 1980-05-08 1982-05-19 Rockwell International Corporation Lift-off process
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
US4496419A (en) * 1983-02-28 1985-01-29 Cornell Research Foundation, Inc. Fine line patterning method for submicron devices
US7968458B2 (en) * 2004-10-25 2011-06-28 Pioneer Corporation Electronic circuit board and its manufacturing method
DE102013219342A1 (de) 2013-09-26 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US3642548A (en) * 1969-08-20 1972-02-15 Siemens Ag Method of producing integrated circuits
US3825453A (en) * 1969-09-25 1974-07-23 Motorola Inc Method of preventing a chemical reaction between aluminum and silicon dioxide in a semiconductor device
US3741880A (en) * 1969-10-25 1973-06-26 Nippon Electric Co Method of forming electrical connections in a semiconductor integrated circuit
US3827949A (en) * 1972-03-29 1974-08-06 Ibm Anodic oxide passivated planar aluminum metallurgy system and method of producing
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
US3778689A (en) * 1972-05-22 1973-12-11 Hewlett Packard Co Thin film capacitors and method for manufacture

Also Published As

Publication number Publication date
NL7510809A (nl) 1976-03-22
DE2540301C2 (de) 1985-02-14
DE2540301A1 (de) 1976-04-08
JPS5156176A (ja) 1976-05-17
FR2285716A1 (fr) 1976-04-16
FR2285716B1 (ja) 1981-12-31
US4035206A (en) 1977-07-12
GB1520474A (en) 1978-08-09

Similar Documents

Publication Publication Date Title
US4440804A (en) Lift-off process for fabricating self-aligned contacts
US3657029A (en) Platinum thin-film metallization method
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US3386894A (en) Formation of metallic contacts
JPS606537B2 (ja) 金属層を形成するためのリフト・オフ法
US4078963A (en) Method of manufacturing a semiconductor device, having a pattern of conductors on a supporting body
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US3689332A (en) Method of producing semiconductor circuits with conductance paths
JPS5823928B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US3629022A (en) Use of platinum thin films as mask in semiconductor processing
US3514379A (en) Electrodeposition of metals on selected areas of a base
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JPS5819135B2 (ja) 半導体装置の製造方法
JPH0451050B2 (ja)
JPS6132421A (ja) 半導体装置の製造方法
JPS6149438A (ja) 半導体装置
JPS58209125A (ja) 半導体装置の製造方法
JPS6262467B2 (ja)
JP2745913B2 (ja) めっき配線の製造方法
JPH05251443A (ja) 半導体装置の製造方法
JPS60182771A (ja) 半導体装置
JPH033333A (ja) 半導体装置の製造方法
JPH0560257B2 (ja)
JPH0341732A (ja) 半導体装置の製造方法
JPS628030B2 (ja)