JPS6149438A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6149438A JPS6149438A JP17186184A JP17186184A JPS6149438A JP S6149438 A JPS6149438 A JP S6149438A JP 17186184 A JP17186184 A JP 17186184A JP 17186184 A JP17186184 A JP 17186184A JP S6149438 A JPS6149438 A JP S6149438A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- sio2
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は金属配線を有する半導体装置に関するものであ
る。
る。
従来例の構成とその問題点
従来、半導体装置において金属配線を行なう場合、例え
ば、第１図の断面図のように、半導体基板１上の絶縁膜
２の全面に金属膜３を形成した後、フォトレジストヲ用
いて、金属膜３を所定の配線パターンに形成するか、あ
るいは全面にフォトレフ法によって配線間の分離したい
領域をはく離する方法で金属配線を形成していたが、半
導体装置の高集積化にともない配線間のスペースが狭く
なるにしたがい、配線間容量が大きく信号線間のノイズ
問題が発生し、半導体装置の高集積化に大きな障害とな
っている。
ば、第１図の断面図のように、半導体基板１上の絶縁膜
２の全面に金属膜３を形成した後、フォトレジストヲ用
いて、金属膜３を所定の配線パターンに形成するか、あ
るいは全面にフォトレフ法によって配線間の分離したい
領域をはく離する方法で金属配線を形成していたが、半
導体装置の高集積化にともない配線間のスペースが狭く
なるにしたがい、配線間容量が大きく信号線間のノイズ
問題が発生し、半導体装置の高集積化に大きな障害とな
っている。
発明の目的
本発明は上記の不都合を排除した半導体装置を提供する
ものである０ 発明の構成 本発明は半導体基板上の絶縁膜にオーバーハング状の開
口部を設け、前記絶縁膜ならびに前記開口部内に、それ
ぞれ配線金属膜を配設し、前記絶縁膜上と前記開口部の
底面上との各配線金属膜を互いにそれぞれ信号用配線と
シールド用配線とになしたことを特徴とする半導体装置
であって、信号線とシールド線間を３次元的に分離する
ため、デザインルールを大きく変更することなく信号線
間ノイズに強い構造を得ることができる。
ものである０ 発明の構成 本発明は半導体基板上の絶縁膜にオーバーハング状の開
口部を設け、前記絶縁膜ならびに前記開口部内に、それ
ぞれ配線金属膜を配設し、前記絶縁膜上と前記開口部の
底面上との各配線金属膜を互いにそれぞれ信号用配線と
シールド用配線とになしたことを特徴とする半導体装置
であって、信号線とシールド線間を３次元的に分離する
ため、デザインルールを大きく変更することなく信号線
間ノイズに強い構造を得ることができる。
実施例の説明
第２図は本発明実施例の工程順断面図を示す。
第２図ａに示すように所定の回路素子が構成された半導
体基板１上にＣＶＤ法で厚さ８ｏｏｏ人の酸化シリコン
膜２を成長温度４３０℃で形成する。
体基板１上にＣＶＤ法で厚さ８ｏｏｏ人の酸化シリコン
膜２を成長温度４３０℃で形成する。
さらにＣＶＤ法で厚さ６０００へのポリシリコン、
膜４を・成長温度６°００１形成し・同じく
０ｖ。
膜４を・成長温度６°００１形成し・同じく
０ｖ。
法で厚さ３０００への酸化シリコン膜５を、成長温度４
３０℃で形成した後、フォトレジスト６を塗布する。次
に第２図すに示すようにフォトレジスト６で配線パター
ンを形成した後、酸化シリコン膜５をフォトレジスト６
をマスクにして反応性イオンエツチング法を用いて異方
性エッチする。
３０℃で形成した後、フォトレジスト６を塗布する。次
に第２図すに示すようにフォトレジスト６で配線パター
ンを形成した後、酸化シリコン膜５をフォトレジスト６
をマスクにして反応性イオンエツチング法を用いて異方
性エッチする。
フォトレジスト６を除去後、第２図Ｃに示すようにポリ
シリコン膜４を、酸化シリコン膜６をマスクにして、ド
ライエッチ法を用いて等方性エッチし、ポリシリコン膜
４の上にオーバーハング状の酸化シリコン膜５のム去り
ができるようにする。
シリコン膜４を、酸化シリコン膜６をマスクにして、ド
ライエッチ法を用いて等方性エッチし、ポリシリコン膜
４の上にオーバーハング状の酸化シリコン膜５のム去り
ができるようにする。
そして、好ましくは、ウェア）酸化工程で、ポリシリコ
ン膜４の側面を酸化して絶縁膜７を形成する。さらに第
２図ｄに示すように厚さ８ｏｏｏへのアルミニウム膜３
をスパｙり蒸着すると、アルミニウム膜３はオーバーハ
ング状の酸化シリコン膜５により自動的に上下に分離さ
れ、アルミニウム配線が形成される。
ン膜４の側面を酸化して絶縁膜７を形成する。さらに第
２図ｄに示すように厚さ８ｏｏｏへのアルミニウム膜３
をスパｙり蒸着すると、アルミニウム膜３はオーバーハ
ング状の酸化シリコン膜５により自動的に上下に分離さ
れ、アルミニウム配線が形成される。
なお、本実施例ではひさしの材料として上層に酸化シリ
コン膜、下層にポリシリコン膜を用いたが、その他に窒
化シリコン膜、酸化アルミニウム膜、あるいは有機質膜
等性質の異なる少なくとも２種類の膜であればよい。
コン膜、下層にポリシリコン膜を用いたが、その他に窒
化シリコン膜、酸化アルミニウム膜、あるいは有機質膜
等性質の異なる少なくとも２種類の膜であればよい。
また金属配線材料としてアルミニウム膜を用いたが、そ
の他に高融点金属等の配線材料でもよい。
の他に高融点金属等の配線材料でもよい。
発明の効果
以上の説明から明らか々ように本発明を用いれば現在の
デザインルール及び集積度を大幅に変更することなく信
号線間のノイズが大幅に低減でき。
デザインルール及び集積度を大幅に変更することなく信
号線間のノイズが大幅に低減でき。
半導体装置の高集積化に向けてノイズが大きな問題とな
ってくるなかで、その工業的価値は大きい０
ってくるなかで、その工業的価値は大きい０
第１図は従来の半導体装置の金属配線の一例、第２図ａ
％ｄは本発明にかかる半導体装置の金属配線の一実施例
を示す。 １−・・所定の回路素子が形成された半導体基板２・・
・・・層間絶縁膜、３・・・・・金属配線膜、４・・・
・・フォトレジスト、６・・・・・・ポリシリコン膜、
６・・・・・・酸化シリコン膜、７ ・・・ポリシリコ
ン膜側面の絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
％ｄは本発明にかかる半導体装置の金属配線の一実施例
を示す。 １−・・所定の回路素子が形成された半導体基板２・・
・・・層間絶縁膜、３・・・・・金属配線膜、４・・・
・・フォトレジスト、６・・・・・・ポリシリコン膜、
６・・・・・・酸化シリコン膜、７ ・・・ポリシリコ
ン膜側面の絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- （１）半導体基板上の絶縁膜にオーバーハング状の開口
部を設け、前記絶縁膜上ならびに前記開口部内に、それ
ぞれ、配線金属膜を配設し、前記絶縁膜上と前記開口部
の底面上との各配線金属膜を交互にそれぞれ信号用配線
とシールド用配線とになしたことを特徴とする半導体装
置。（２）開口部を形成する絶縁膜が酸化シリコン膜（
上層）もしくは窒化シリコン膜の上層とポリシリコン膜
の側面を酸化シリコン層でおおった下層との２層からな
ることを特徴とする特 許請求の範囲第１項に記載された半導体装置。（３）開
口部を形成する膜が少なくとも酸化シリコン膜（下層）
と窒化シリコン膜（上層）の２層からなることを特徴と
する特許請求の範囲第１項に記載された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17186184A JPS6149438A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17186184A JPS6149438A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149438A true JPS6149438A (ja) | 1986-03-11 |
Family
ID=15931142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17186184A Pending JPS6149438A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149438A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239842A (ja) * | 1986-11-05 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
| US4889824A (en) * | 1987-12-30 | 1989-12-26 | U.S. Philips Corp. | Method of manufacture semiconductor device of the hetero-junction bipolar transistor type |
| JP2012209441A (ja) * | 2011-03-30 | 2012-10-25 | Oki Electric Ind Co Ltd | 高密度配線構造及びその製造方法 |
-
1984
- 1984-08-17 JP JP17186184A patent/JPS6149438A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239842A (ja) * | 1986-11-05 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
| US4889824A (en) * | 1987-12-30 | 1989-12-26 | U.S. Philips Corp. | Method of manufacture semiconductor device of the hetero-junction bipolar transistor type |
| JP2012209441A (ja) * | 2011-03-30 | 2012-10-25 | Oki Electric Ind Co Ltd | 高密度配線構造及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6149438A (ja) | 半導体装置 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH0451050B2 (ja) | ||
| JPH0545059B2 (ja) | ||
| JPS62222654A (ja) | 半導体装置の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS58105553A (ja) | 半導体装置の製造方法 | |
| JPH01150340A (ja) | 半導体集積回路装置の製造方法 |