JPH01150340A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH01150340A
JPH01150340A JP31016187A JP31016187A JPH01150340A JP H01150340 A JPH01150340 A JP H01150340A JP 31016187 A JP31016187 A JP 31016187A JP 31016187 A JP31016187 A JP 31016187A JP H01150340 A JPH01150340 A JP H01150340A
Authority
JP
Japan
Prior art keywords
wiring
film
layer wiring
forming
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31016187A
Other languages
English (en)
Inventor
Shigeru Murakami
茂 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31016187A priority Critical patent/JPH01150340A/ja
Publication of JPH01150340A publication Critical patent/JPH01150340A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に多
層配線の形成方法に関する。
〔従来の技術〕
半導体集積回路装置の微細化、高集積化に伴い、装置上
に形成さnる配線パターンは微細化され、かつ多層化が
進んでいる。従来多層配線は、下層配線を形成した後シ
リコン酸化膜やシリコン窒化膜等の無機絶縁膜もしくは
、塗布膜等の有機絶縁膜、あるいはこれらを組み合わせ
た膜を層間膜として形成し、上層に位置する配線を形成
する方法が用いられる。
すなわち第4図に示す様に、シリコン基板1上にシリコ
ン酸化膜2を介してアルミニウム等からなる下層配置I
i!4Bを形成し、層間絶縁膜10としてプラズマ気相
成長法によシリコン酸化膜等を成長し1.°上層配、線
と下層配線を接続する為の開孔部6人を設けた後、アル
ミニウム等からなる上層配線7Aを形成することにより
2N配線が形成される。
また配線パターンの微細化が進むにつれて、層間膜およ
び上層配線に対する段差被覆性を改善する為第5図に示
す様に、気相成長によるシリコン酸化膜等からなる層間
絶縁膜10上に有機膜11を回転塗布法により形成し、
下層配線の段差全平坦化する方法もとられている。
〔発明が解決しようとする問題点〕
半導体装置において配線を通して伝達される情報の速度
は、配線の抵抗と配線間に寄生する容量の積の増大とと
もに低下する。特に近年、配線の微細化によって配線の
幅9間隔および膜厚が小さくな9、また層間絶縁膜も薄
くなる傾向がある。
したがって配線の抵抗と容量の増大が装置の特性に及ぼ
す影響が大きくなってきている。
尚、配線抵抗については回路の設計上よく制御されるが
、寄生容量については精度良く見積ることが困難である
。その為、多層配線を高密度に形成した場合、配線に寄
生する容量が負荷として無視できなくなり、所期の特性
が得られなくなる。
特に上述した従来の多層配線構造を有する半導体装置で
は、配線相互が無機あるいは有機の膜によって絶縁され
ている為、寄生容量を低減する為にはシリコン酸化膜等
の比較的誘電率の小さい材料を層間膜として用いること
が望ましい。しかし、配線間隔および層間膜厚の減少に
伴って配線間の容量が、装置の特性に及ぼす影響が大き
くなってきている。
そこで、第5図に示した従来法の層間膜としての有機膜
11のみを選択的に除去し、上層配線7Aと下層配線4
Bとを、空気で絶縁する方法が提案されている。しかし
、この場合、上層配線7Aは眉間膜に設けられた開孔部
でのみ下層配線4Bで支持されることになる為、機械的
に不安定な構造となる。また、下層配線相互の配線間は
、無機の絶縁膜が存在している為、低容量化が実現でき
ないという欠点がある。
〔問題点を解決するための手段〕
本発明の半導体集積回路装置の製造方法は、半導体基板
上に形成さnた絶縁膜に下層配線の厚さよυ深い溝を形
成する工程と、全面に導体膜を形成したのちパターニン
グし前記溝中に下層配線を形成する工程と、全面にフォ
トレジスト膜を形成したのちパターニングし前記下層配
線上のフォトレジスト膜に開孔部を形成する工程と、開
孔部が設けられた前記フォトレジスト膜の表面金工、チ
ングし前記絶縁膜の表面を露出する工程と、全面に導体
膜全形成したのちパターニングし前記開孔部を通して前
記下層配線に接続する上層配線を形成する工程と、前記
開孔部周辺のフォトレジスト膜を除去したのち前記上層
配線をマスクとし前記絶縁Illエツチングする工程と
を含んで構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(C)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの縦断面図である。
先ず第1図(a)に示すように、シリコン基板1上形成
されたトランジスタ等の素子と配線系を絶縁する為の気
相成長法によるシリコン酸化膜2を約2μmの厚さに形
成したのち、フォトレジスト膜3をマスクに下層の配線
領域となる部分のシリコン酸化膜2を選択的に1μmの
深さまでエツチング除去し、溝5を形成する。次でスパ
ッタリング法によりアルミニウム膜4’t 0.5μm
の厚さに形成する。
ここでシリコン酸化膜2のエツチングは、CF4系のガ
スプラズマによる異方性エツチング法で行うが、最初K
O01μm程度の深さ迄弗酸により等方的なエツチング
を行うことによって、次に行なうフォトレジスト膜3と
フォトレジスト膜3上のアルミニウム膜とを除去する、
いわゆるリフトオフを容易にすることができる。
次に第1図(b)に示すように、リフトオフ法によシ、
フォトレジスト膜3とこの上のアルミニウム膜4とを除
去し溝5の中に下層配線4Aを形成する。次に再びフォ
トレジスト膜3A*塗布し、下層配線4人上に上層配線
を接続する為の開孔部6を設ける。
次に第1図(C)に示すように、全面’1cF4系のガ
スプラズマによりエツチングを行い、シリコン酸化膜2
の表面が露出したところで停止する。しかる後に、スパ
ッタリング法によシアルミニウム膜を1μmの厚さに形
成し、通常のフォトリングラフ法によりパターニングし
上層配線7を形成する。
次に下層配勝上に残ったフォトレジスト膜3を剥離液に
より除去し、さらに上層配線6及び下層配線4Aeマス
クにして、CF4系のガスプラズマにより異方性のエツ
チングを行い、シリコン酸化膜2を下層配線4Aの底面
の位置迄除去することにより、第2図の斜視図t;示す
ように、下層配置4Aと上層配線6との交差部分と、上
層配線6が存在しない部分の下層配線4A間が全て空気
によって絶縁された2層配線構造を有する半導体集積回
路装置が得ら扛る。
尚、上記実施例においては配線及び絶縁膜としてアルミ
ニウム及びシリコン酸化膜を用いた場合について説明し
たが、他の金属や絶縁材料を用いてよいことは勿論であ
る。
また、開孔部6の形成に用いたフォトレジスト膜3人の
代りに、例えば塗布法によ膜形成したシリケートガラス
(SOG)等であって、膜形成後に膜の上面が平坦化さ
れ、かつ、スペーサーとしての絶縁膜及び金属配線に対
して、選択的にエツチング除去可能な材料であれば用い
ることができ同様の効果が得られることは言うまでもな
い。
更に、下層配線の幅が広く、これに交差して形成される
上層配線が長くて、空中に浮くような場合は機械的な衝
撃に弱くなるため、第3図に示すように、下層配線4人
の所望の部分にシリコン酸化膜からなるスペーサ2At
−形成し、上層配線6を固定するようにすnばよく、こ
の場合もI!!f別の工程は必要ではない。
〔発明の効果〕
以上説明したように本発明は、多膚配線構造に於いて、
同一層で形成された配線の間隙及び下層配線と下層配線
の交差部分を空気によって絶縁することにより、配線の
相互に寄生する電気容量を減少させることができる。具
体的には従来のシリコン酸化膜を層間絶縁膜として用い
た場合と比較すると、防電率の違いから、単純には約1
/4の容量値になる。
したがって本発明の半導体集積回路においては、配線を
伝達する情報に対する負荷が軽減され、装置の動作速度
を高めることができる。
【図面の簡単な説明】
第1図(掲f−(C)は本発明の一実施例を説明するた
めの半導体チップの断面図、第2図及び第3図は本発明
の一実施例を説明するだめの斜視図、第4図及び第5図
は従来の半導体集積回路装置の製造方法を説明するため
の半導体チック薪面図である。 1・・・・・・シリコン基板、2・・・・・・シリコン
酸化膜、3.3A・・・・・・フォトレジスト膜、4゛
旧°°アルミニウム膜、4A 、4B・・・・・・下層
配線、5・・・・・・溝、6゜6A・・・・・・開孔部
、7,7人・・・・・・上層配線、10・・・°°°層
間絶縁膜、11・・・・・・有機膜。 代理人 弁理士  内 原   晋 第 j 図 第 2(21 χ Jl!] 第4 霞 第 S 図

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に形成された絶縁膜に下層配線の厚さよ
    り深い溝を形成する工程と、全面に導体膜を形成したの
    ちパターニングし前記溝中に下層配線を形成する工程と
    、全面にフォトレジスト膜を形成したのちパターニング
    し前記下層配線上のフォトレジスト膜に開孔部を形成す
    る工程と、開孔部が設けられた前記フォトレジスト膜の
    表面をエッチングし前記絶縁膜の表面を露出する工程と
    、全面に導体膜を形成したのちパターニングし前記開孔
    部を通して前記下層配線に接続する上層配線を形成する
    工程と、前記開孔部周辺のフォトレジスト膜を除去した
    のち前記上層配線をマスクとし前記絶縁膜をエッチング
    する工程とを含むことを特徴とする半導体集積回路装置
    の製造方法。
JP31016187A 1987-12-07 1987-12-07 半導体集積回路装置の製造方法 Pending JPH01150340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31016187A JPH01150340A (ja) 1987-12-07 1987-12-07 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31016187A JPH01150340A (ja) 1987-12-07 1987-12-07 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01150340A true JPH01150340A (ja) 1989-06-13

Family

ID=18001893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31016187A Pending JPH01150340A (ja) 1987-12-07 1987-12-07 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01150340A (ja)

Similar Documents

Publication Publication Date Title
JP2964537B2 (ja) 半導体装置およびその製造方法
JP3111977B2 (ja) 半導体装置の製造方法
JPH03196662A (ja) 半導体集積回路の配線構造およびその製造方法
JPH01150340A (ja) 半導体集積回路装置の製造方法
JP2001024056A (ja) 半導体装置の多層配線装置及びその製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
JP3312409B2 (ja) 多層配線構造の半導体装置
KR100366612B1 (ko) 평탄화된필드절연막을갖는반도체장치의제조방법
JPH04109654A (ja) 半導体装置及びその製造方法
JPH01189939A (ja) 半導体集積回路
JPH07283306A (ja) 半導体装置およびその製造方法
JP2758765B2 (ja) 半導体装置の製造方法
JPH02240947A (ja) 半導体装置
JPS63107141A (ja) 半導体装置の製造方法
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
JPH03248533A (ja) 半導体集積回路装置
JPS6149439A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JP2636753B2 (ja) 半導体装置の製造方法
JPS62293644A (ja) 半導体装置の製造方法
JPH08316310A (ja) 半導体装置の製造方法
JPS62200746A (ja) 半導体装置
JPH06120210A (ja) 半導体装置の製造方法