JP3111977B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3111977B2
JP3111977B2 JP10133367A JP13336798A JP3111977B2 JP 3111977 B2 JP3111977 B2 JP 3111977B2 JP 10133367 A JP10133367 A JP 10133367A JP 13336798 A JP13336798 A JP 13336798A JP 3111977 B2 JP3111977 B2 JP 3111977B2
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
opening
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10133367A
Other languages
English (en)
Other versions
JPH11330230A (ja
Inventor
信哉 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10133367A priority Critical patent/JP3111977B2/ja
Priority to US09/311,151 priority patent/US6297145B1/en
Publication of JPH11330230A publication Critical patent/JPH11330230A/ja
Application granted granted Critical
Publication of JP3111977B2 publication Critical patent/JP3111977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221Crossover interconnections

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、エアブリッジ構造を有する半導体
置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路装置では配線間の寄生容
量を低くすることが重要である。隣接する金属配線間あ
るいは上下の金属配線間の寄生容量は回路の速度低下の
原因となる。寄生容量を低くするため、通常誘電率の低
い絶縁材料を層間絶縁膜として用いるという手法が採用
されている。しかし、400度程度の耐熱性のある無機
系材料の比誘電率は低くて3程度であり、有機系材料で
は2程度の誘電率を持つものもあるが耐熱性がなく実用
的ではない。このため、層間絶縁膜を除去し金属配線だ
けを残したエアブリッジ配線(空中配線)が提案されて
いる。この構造では金属配線間が空気絶縁(比誘電率は
1)されるため、寄生容量を極限まで小さくできる。し
かしながら、配線が長距離にわたって浮いた状態になる
と、配線の剥がれまたはたわみ等の変形による短絡等の
不良が発生する。
【0003】そこで、例えば特許公報第2705556
号には、浮いた金属配線下に一定距離毎に絶縁性支柱を
設置して配線の変形を防ぐことが開示されている。次
に、上記した特許公報第2705556号について図面
を参照して説明する。図13は上記従来技術を概念的に
示す斜視図であり、2層配線構造の半導体集積回路装置
を示している。シリコン基板101上に保護膜及びエッ
チングストッパーとしてのシリコン窒化膜(Si3 4
膜)102を持ち、第1アルミニウム配線103は等ピ
ッチに形成された柱状CVD酸化膜105からなる第1
柱状絶縁膜104の上に一定方向に延設され、この第1
柱状絶縁膜104によりシリコン窒化膜102との間に
所要の間隔で離されたエアーブリッジ構造となってい
る。なお、ここでは第1アルミニウム配線103の下に
もエッチングストッパとしてのシリコン窒化膜106が
形成されている。
【0004】前記第1アルミニウム配線103の上に形
成される第2アルミニウム配線107は、第1アルミニ
ウム配線103と直交する方向に延設され、第1アルミ
ニウム配線103と同様に前記シリコン窒化膜102上
に第1柱状絶縁膜104よりもさらに厚い膜厚でかつ等
ピッチに形成された第2の柱状絶縁膜108によりシリ
コン窒化膜102との間に大きな間隔で離されたエアー
ブリッジ構造となっている。ここでは、第2の柱状絶縁
膜108は、前記柱状CVD酸化膜105と、シリコン
窒化膜106と、柱状CVD酸化膜109が積層された
構成とされている。また、第2アルミニウム配線107
の下にもエッチングストッパとしてのシリコン窒化膜1
10が形成されている。
【0005】したがって、この構造によれば、第1アル
ミニウム配線103と第2アルミニウム配線107は柱
状絶縁膜104,108以外とはどことも接触せず、周
囲は空洞となっており、第1アルミニウム配線103と
第2アルミニウム配線107の間にも絶縁膜はなく配線
容量は大幅に減少する。次に、図13の配線構造の製造
方法を説明する。先ず、図14(a)のように、シリコ
ン基板101上にシリコン窒化膜102とCVD酸化膜
105’を成長する。そして、図14(b)のように、
フォトリソグラフィ技術及び酸化膜エッチング技術を用
いてチップ領域全体のCVD酸化105’を、後に形成
する第1アルミニウム配線103と半ピッチずらした格
子状にパターニングし、格子状CVD酸化膜5”として
形成する。その後、ウェハ全面にシリカ塗布膜111を
形成する。このときの平面構造を図14(c)に示す。
なお、図14(b)は図14(c)のA−A線断面図と
なる。ここで、半導体装置の全面に等ピッチで格子状C
VD酸化膜105”を形成するために、シリカ塗布膜1
11は全面において均一かつ平坦に形成される。この場
合、シリカ塗布膜のかわりにポリイミド膜等の有機系の
塗布膜を使用してもよい。
【0006】次いで、図15(a)のように、ベークに
よりシリカ塗布膜111を硬化させ、平坦に形成された
シリカ塗布膜111を全面エッチングし、格子状CVD
酸化膜105”の表面を露出させた後、全面にシリコン
窒化膜106と第1アルミニウム配線層103’を成長
する。ここで、図示は省略するが、シリコン基板101
と第1アルミニウム配線103とを接続するためにコン
タクトを形成する場合は、シリコン窒化膜106を成長
した後第1アルミニウム配線層103’を形成する前
に、フォトリソグラフィ技術、エッチング技術を用い、
シリコン窒化膜106、格子状CVD酸化膜105”ま
たはシリカ塗布膜111、シリコン窒化膜102にコン
タクトホールを開口しておく。第1アルミニウム配線層
103’の成長、またはタングステン等の埋込によりビ
アホールを埋めコンタクト部を形成する。
【0007】そして、図15(b)のように、第1アル
ミニウム配線層103’をフォトリソグラフィ技術、ア
ルミニウムエッチング技術を用いてパターニングして第
1アルミニウム配線103を形成する。なお、図15
(c)はその平面構造であり、図15(b)はそのB−
B線断面図となる。これから判るように、第1アルミニ
ウム配線103は、ここでは図の縦方向に配線され、か
つ半導体装置の全面にわたって等しいピッチ寸法、但し
格子状CVD酸化膜105”と半ピッチずれた寸法とな
るように形成されている。
【0008】次いで、図16(a)に破線で示すよう
に、第1アルミニウム配線103、シリコン窒化膜10
6が露出している表面上に第1アルミニウム配線103
の膜厚よりも厚くCVD酸化膜109’を成長させる。
そして、前記格子状CVD酸化膜105”の形成に用い
たマスクを使用し、フォトリソグラフィ技術、エッチン
グ技術を用い、その格子状CVD酸化膜105”とオン
ラインに重なる第2の格子状CVD酸化膜109”を形
成する。さらに、第1アルミニウム配線103及び第2
の格子状CVD酸化膜109”の下部以外のシリコン窒
化膜106をエッチングし、その後シリカ塗布膜112
を形成して表面を平坦化する。
【0009】続いて、図16(b)のように、シリカ塗
布膜112の上面からの全面エッチングを行って第2の
格子状CVD酸化膜109”の平坦化を行う。その上
で、全面にシリコン窒化膜110を形成する。図16
(c)はその平面構造であり、図16(b)はそのC−
C線断面図である。また、ここで第1アルミニウム配線
103と第2アルミニウム配線107を接続するスルー
ホールを形成する場合は、前記コンタクトの形成と同様
に、シリカ塗布膜112とシリコン窒化膜110に開口
を形成する。
【0010】次に、図17(a)のように、全面に第2
アルミニウム配線層107’を成長し、フォトリソグラ
フィ技術、アルミニウムエッチング技術を用い、第1ア
ルミニウム配線103の配線方向と直交する方向に、か
つ第1アルミニウム配線103と同じピッチで、かつ前
記第2の格子状CVD酸化膜109”と半ピッチずらし
て第2アルミニウム配線107とシリコン窒化膜110
をパターニングする。このパターニングされたときの平
面構造を図17(b)に示す。
【0011】そして、図18(a),(b),(c)に
それぞれ図18(d)のE−E線、F−F線、G−G線
の各断面図を示すように、上方から第2アルミニウム配
線107をマスクとして異方性エッチングを行うと、第
1アルミニウム配線103が露出するまでは、第2アル
ミニウム配線107の下の第2の格子状CVD酸化膜1
09”とシリカ塗布膜112以外はエッチングされる。
さらに、エッチングを進めると第1アルミニウム配線1
03が露出し、その後はシリコン基板101上のシリコ
ン窒化膜102が露出するまで第2アルミニウム配線1
07と第1アルミニウム配線103をマスクとして格子
状CVD酸化膜105”とシリカ塗布膜110がエッチ
ングされる。これにより、第2アルミニウム配線107
の下はシリコン窒化膜110、第2柱状CVD酸化膜1
09、シリコン窒化膜106、柱状CVD酸化膜105
がオンラインとなった第2柱状絶縁膜108が等ピッチ
でシリコン基板101上のシリコン窒化膜102の上に
形成される。
【0012】また、この第2柱状絶縁膜108が存在し
ない領域はシリカ塗布膜112,111、またはシリカ
塗布膜112,111に囲まれた第1アルミニウム配線
103が存在する。そして、第1アルミニウム配線10
3のみが存在する領域は第1アルミニウム配線103の
下に等ピッチでシリコン基板101上のシリコン窒化膜
102の上に柱状CVD酸化膜105と、この柱に挟ま
れたシリカ塗布膜111の領域が形成される。さらに、
フッ酸等の等方性ウェットエッチングを短時間行う事に
より、CVD酸化膜よりエッチングレートが非常に速い
シリカ塗布膜111,112のみがエッチングされる。
【0013】この結果、シリカ塗布膜111,112の
部分が空洞113となり、第1柱状絶縁膜104で支え
られたエアーブリッジ構造の第1アルミニウム配線10
3と、第2柱状絶縁膜108で支えられたエアーブリッ
ジ構造の第2アルミニウム配線107が形成される。し
たがって、第1アルミニウム配線103と第2アルミニ
ウム配線107はそれぞれ独立にシリコン基板101上
のシリコン窒化膜102の上の高さの異なる柱状絶縁膜
104,108で支えられ、特に最小線幅の配線におい
ては第1アルミニウム配線103と第2アルミニウム配
線107の間も空間だけとなり配線容量を大幅に減少さ
せることができる。
【0014】この技術は下層配線と上層配線の位置関係
(配線が交差している領域、孤立している領域)に係わ
らず絶縁性支柱を設置できるので、配線の変形に対して
は一応の効果を奏している。しかしながら、この方法
は、配線を形成するための通常工程の他に絶縁性支柱を
形成するためリソグラフィー等の追加工程を必要とす
る。そのため工程数やマスク数が増加するという問題点
が発生する。
【0015】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、絶縁性支柱を有す
るエアブリッジ配線を工程数やマスク数を増加させるこ
となく形成できるようにした新規な半導体装置の製造方
法を提供することにある。
【0016】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【0017】又、本発明に係る半導体装置とその製造方
法の第1態様は、エアブリッジ構造の配線層を有する半
導体装置の製造方法であって、下層の金属配線を形成す
る第1の工程と、全面に第1層間絶縁膜を堆積し平坦に
してから、第1の絶縁膜、第2の絶縁膜を順に堆積させ
る第2の工程と、前記第2の絶縁膜をパターニングし、
この第2の絶縁膜をマスクとして前記第1の絶縁膜と第
1層間絶縁膜をエッチングして上層の金属配線を支持す
るための支柱用開口部を形成すると共に、上層の金属配
線と下層の金属配線とを接続するためのスルーホール開
口部を形成する第3の工程と、前記支柱用開口部とスル
ーホール開口部とを含む全面に第3の絶縁膜を堆積させ
た後、エッチバックして支柱用開口部の側壁部分に前記
第3の絶縁膜を残すと共に前記スルーホール開口部を前
記第3の絶縁膜で埋める第4の工程と、全面に第4の絶
縁膜を堆積させた後、前記スルーホール開口部が露出す
るまで前記第4の絶縁膜を除去し、その後、前記スルー
ホール開口部内の第3の絶縁膜を除去する第5の工程
と、前記スルーホール開口部内を接続用の金属で埋め、
その後全面を平坦にする第6の工程と、全面に金属膜を
形成し、更に、第5の絶縁膜を形成し、この第5の絶縁
膜をパターニングする第7の工程と、前記パターニング
された第5の絶縁膜で前記金属膜をエッチングして上層
の金属配線を形成する第8の工程と、前記第1層間絶縁
膜をエッチングしてエアブリッジ配線を形成する第9の
工程とを含むことを特徴とするものであり、又、第2態
様は、前記支柱用開口部の直径はスルーホールの直径よ
り大であることを特徴とするものであり、又、第3態様
は、前記第3の工程で形成される支柱用開口部の直径d
1と第4の工程で堆積される第3の絶縁膜の膜厚Tとの
関係は、d1>2Tであり、又、スルーホールの直径d
2と前記第3の絶縁膜の膜厚Tとの関係はd2≦2Tで
あることを特徴とするものである。
【0018】
【発明の実施の形態】本発明の特徴は、エアブリッジ配
線においてスルーホール形成時に絶縁性支柱を同時に形
成するようにしたことにある。図5(c)に、本発明に
よる半導体装置の構造を示すように、スルーホールと絶
縁性支柱は同層に形成される。図1から図5にその製造
方法を示すが、これはスルーホール開口工程において絶
縁性支柱とすべき領域をスルーホールより大きく開口
し、絶縁性支柱となる開口部だけを選択的に絶縁材料で
埋設することにより実現される。
【0019】本発明では絶縁性支柱形成のためのリソグ
ラフィーを必要とせず、そのための特殊なマスクも必要
としない。従って、少ない工程数およびコストで、配線
のたわみ等の変形による不良が発生しなエアブリッジ
配線を製造できるという効果が得られる。
【0020】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。
図1〜図5には、本発明に係わる半導体装置の具体例の
構造を示す図であって、これらの図には、エアブリッジ
構造の配線層を有する半導体装置において、上層の金属
配線20を支持するために設けられた絶縁性の支柱35
は、支柱の外側部分を構成する第1の絶縁膜12と、こ
の第1の絶縁膜12に囲まれる第2の絶縁膜15とで形
成され、上層と下層の金属配線2,20間に設けられた
スルーホール10には前記金属配線2,20を接続する
ための金属40が埋設されることを特徴とする半導体装
置が示されている。
【0021】又、本発明に係る半導体装置の製造方法
は、エアブリッジ構造の配線層を有する半導体装置の製
造方法であって、下層の金属配線2を形成する第1の工
程と、全面に第1層間絶縁膜3を堆積し平坦にしてか
ら、第1の絶縁膜4、第2の絶縁膜5を順に堆積させる
第2の工程と、前記第2の絶縁膜5をパターニングし、
この第2の絶縁膜5をマスクとして前記第1の絶縁膜4
と第1層間絶縁膜3をエッチングして上層の金属配線を
支持するための支柱用開口部9を形成すると共に、上層
の金属配線と下層の金属配線2とを接続するためのスル
ーホール開口部10を形成する第3の工程と、前記支柱
用開口部9とスルーホール開口部10とを含む全面に第
3の絶縁膜12を堆積させた後、エッチバックして支柱
用開口部9の側壁部分9aに前記第3の絶縁膜12を残
すと共に前記スルーホール開口部10を前記第3の絶縁
膜12で埋める第4の工程と、全面に第4の絶縁膜14
を堆積させた後、前記スルーホール開口部10が露出す
るまで前記第4の絶縁膜14を除去し、その後、前記ス
ルーホール開口部10内の第3の絶縁膜12を除去する
第5の工程と、前記スルーホール開口部10内を接続用
の金属40で埋め、その後全面を平坦にする第6の工程
と、全面に金属膜17を形成し、更に、第5の絶縁膜1
8を形成し、この第5の絶縁膜18をパターニングする
第7の工程と、前記パターニングされた第5の絶縁膜1
8で前記金属膜17をエッチングして上層の金属配線2
0を形成する第8の工程と、前記第1層間絶縁膜3をエ
ッチングしてエアブリッジ配線を形成する第9の工程と
を含む半導体装置の製造方法が示されている。
【0022】次に、本発明を更に詳細に説明する。図1
1(a)に本発明の構成の平面図を示す。図1から図5
はそのA−A’線に沿った製造工程断面図である。まず
図1(a)に示すように、半導体素子を形成し平坦な層
間絶縁膜およびコンタクトプラグ(以上は図示しない)
を形成したシリコン基板1上にアルミニウム等からなる
第1金属配線2を通常のリソグラフィーとエッチング技
術により形成する。
【0023】次に図1(b)に示すように、平坦な第1
層間絶縁膜3を形成し、続いて第1窒化シリコン膜4と
第1酸化シリコン膜5をCVD法により成膜する。第1
層間絶縁膜3としては例えばフッ素添加アモルファスカ
ーボン膜を用い、CVD法によって成膜してCMP法に
より平坦化する。このような有機膜は酸素プラズマにさ
らすことで容易に除去できるためエアブリッジ配線に適
しているが、本発明は有機材料に限定されるものではな
い。本実施例は有機膜を用いる場合について詳述する。
【0024】次に図1(c)に示すように、第1レジス
ト膜6をリソグラフィー技術によりパターニングし、そ
れをマスク材として第1酸化シリコン膜5だけをエッチ
ングする。こうして支柱部7とスルーホール部8を形成
する。この段階で第1窒化シリコン膜4をエッチングし
ないのは、有機系の第1層間絶縁膜3が露出した状態で
は第1レジスト膜6を除去するための酸素プラズマ処理
が行えないためである。
【0025】次に図2(a)に示すように、第1レジス
ト膜6を剥離除去する。次に図2(b)に示すように、
第1酸化シリコン膜5をマスク材として第1窒化シリコ
ン膜4と第1層間絶縁膜3をエッチングし、支柱用開口
部9とスルーホール開口部10を形成する。図はオーバ
ーエッチングにより第1酸化シリコン膜5がなくなった
状態を示しているが、この段階では残っていても後工程
(例えば後述する窒化シリコン膜のCMP工程)で除去
できればそれでもよい。
【0026】次に図2(c)に示すように、全面に第2
酸化シリコン膜12をCVD法により成膜する。あらか
じめ図12に示すように、支柱用開口部9の幅d1とス
ルーホール開口部10の幅d2を第2酸化シリコン膜1
2の開口部側壁膜厚Tとの次の関係式にしたがって設定
しておく。 d1>2T d2≦2T よって支柱用開口部9は第2酸化シリコン膜12で完全
には埋設されず、空隙Gが開口部9中央に形成されるこ
とになる。
【0027】次に図3(a)に示すように、異方性の酸
化膜エッチングによりエッチバックする。するとスルー
ホール部は酸化シリコン膜12で完全に埋め込まれ、支
柱部は側壁だけに酸化シリコン膜12が残る。続いて短
時間の窒化膜エッチングにより第1窒化シリコン膜4を
除去する。次に図3(b)に示すように、全面にCVD
法により第2窒化シリコン膜14を成膜する。
【0028】次に図3(c)に示すように、CMP法あ
るいはエッチバック法により支柱部のみに窒化シリコン
膜15を残して、絶縁性支柱35を形成する。次に図4
(a)に示すように、酸化膜エッチングによりスルーホ
ール部の酸化シリコン膜12を除去する。この際、窒化
シリコン膜15や第1層間絶縁膜3がエッチングされに
くいエッチング条件を選択する。
【0029】次に図4(b)に示すように、スルーホー
ル部をタングステン40で埋め込み第1スルーホール1
6を形成する。これは全面にタングステンを成長し、エ
ッチバック法あるいはCMP法により実現される。そし
て、全面を平坦にする。次に図4(c)に示すように、
全面にスパッタ法によってアルミニウム等からなる第2
金属膜17を成膜する。続いて第3酸化シリコン膜18
をCVD法により成膜する。
【0030】次に図5(a)に示すように、第2レジス
ト膜19を用いたリソグラフィーおよび酸化膜エッチン
グにより第3酸化シリコン膜18をエッチングする。こ
こで金属膜をエッチングしないのは、有機系の第1層間
絶縁膜3が露出した状態では第2レジスト膜19を除去
するための酸素プラズマ処理が行えないためである。次
に図5(b)に示すように、レジスト膜を剥離除去した
後、第3酸化シリコン膜18をマスク材として金属膜を
エッチングし第2金属配線20を形成する。
【0031】次に図5(c)に示すように、酸素プラズ
マ処理により配線間の第1層間絶縁膜3を除去し、金属
配線とスルーホール16と絶縁性支柱35を残してエア
ブリッジ配線を完成させる。本具体例では絶縁性支柱の
材料として酸化シリコン膜と窒化シリコン膜を用いた
が、これらに限定されるものではなく、上述のようにエ
ッチングでの選択性が確保できる材料であればよい。
【0032】本具体例による方法では、支柱用の開口部
を選択的に絶縁材料で埋め込む工程を有しているので、
1度のリソグラフィーでスルーホールと絶縁性支柱を形
成できるという利点が得られる。 (本発明の他の具体例)前記の具体例では、本発明を2
層配線に適応したが、より多層の配線についても適応す
ることができる。前記した例では隣接する上下2層配線
間に絶縁性支柱が形成される場合を示したが、多層配線
では例えば1層目の配線と3層目の配線との間に支柱を
配置しなければならないような場合もあり得る。図11
(b)にその構成の平面図を示す。図6から図10はそ
のB−B’線に沿った製造工程断面図である。
【0033】第2配線を形成する直前までの工程は前記
具体例の説明で用いた図1から図4までと同様であるの
で、ここでは省略する。したがって図4(c)の工程の
後、図6(a)に示すように、第2レジスト膜19を用
いたリソグラフィーおよび酸化膜エッチングにより第3
酸化シリコン膜18をエッチングする。
【0034】次に図6(b)に示すように、第2レジス
ト膜19を剥離除去した後、第3酸化シリコン膜18を
マスク材として第2金属膜17をエッチングし第2金属
配線20を形成する。絶縁性支柱35上には金属配線を
配置しない。次に図6(c)に示すように、フッ素添加
アモルファスカーボン膜からなる平坦な第2層間絶縁膜
21を形成し、続いて第3窒化シリコン膜22と第4酸
化シリコン膜23をCVD法により成膜する。
【0035】次に図7(a)に示すように、第4レジス
ト膜24をリソグラフィー技術によりパターニングし、
それをマスク材として第4酸化シリコン膜23だけをエ
ッチングする。こうして支柱部25とスルーホール部2
6を形成する。次に図7(b)に示すように、第4酸化
シリコン膜23をマスク材として第2層間絶縁膜21を
エッチングし、支柱用開口部27とスルーホール開口部
28を形成する。支柱用開口部27の底部では絶縁性支
柱35が露出するようにする。続いて酸化膜エッチング
によって第4酸化シリコン膜23とスルーホール底部の
第3酸化シリコン膜18を除去する。
【0036】次に図8(a)に示すように、酸化シリコ
ン膜成長および異方性エッチバックによってスルーホー
ル部を酸化シリコン膜29で完全に埋め込み、同時に支
柱部の側壁だけに酸化シリコン膜29を残す。続いて短
時間の窒化膜エッチングにより第3窒化シリコン膜22
を除去する。次に図8(b)に示すように、全面にCV
D法により窒化シリコン膜31を成膜した後、CMP法
により支柱部のみに窒化シリコン膜31を残し、絶縁性
支柱35の直上に絶縁性支柱36を形成する。
【0037】次に図9(a)に示すように、酸化膜エッ
チングによりスルーホール部の酸化シリコン膜29を除
去する。次に図9(b)に示すように、スルーホール部
をタングステン40で埋め込み第2スルーホール32を
形成する。次に図10(a)に示すように、第5酸化シ
リコン膜34の形成およびこれをマスク材とした金属膜
エッチングにより、アルミニウム等からなる第3金属配
線33を形成する。詳細は先述した通りである。
【0038】次に図10(b)に示すように、酸素プラ
ズマ処理により配線間の第1層間絶縁膜3および第2層
間絶縁膜21を除去し、金属配線とスルーホール16,
32と絶縁性支柱35,36を残してエアブリッジ配線
を完成させる。従って、この製造方法では配線の下層の
状況に依存せず絶縁性支柱を配置できるという効果が得
られる。
【0039】
【発明の効果】本発明に係る半導体装置の製造方法は、
上述のように構成したので、絶縁性支柱を有するエアー
ブリッジ配線を工程数やマスク数を増加することなく形
成することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法の各工程を
説明する図である。
【図2】図1に続く工程を説明する図である。
【図3】図2に続く工程を説明する図である。
【図4】図3に続く工程を説明する図である。
【図5】図4に続く工程を説明する図である。
【図6】本発明の他の具体例の各工程を説明する図であ
る。
【図7】図6に続く工程を説明する図である。
【図8】図7に続く工程を説明する図である。
【図9】図8に続く工程を説明する図である。
【図10】図9に続く工程を説明する図である。
【図11】(a)は本発明の平面的な位置関係を示す
図、(b)は本発明の他の具体例の平面的な位置関係を
示す図である。
【図12】支柱開口部及びスルーホール部の孔径と第2
酸化シリコン膜の膜厚との関係を説明するための図であ
る。
【図13】従来技術を説明するための図である。
【図14】従来技術の工程を説明する図である。
【図15】図14に続く工程を説明する図である。
【図16】図15に続く工程を説明する図である。
【図17】図16に続く工程を説明する図である。
【図18】図17に続く工程を説明する図である。
【図19】図18に続く工程を説明する図である。
【符号の説明】
1 シリコン基板 2 第1金属配線 3 第1層間絶縁膜 4 第1窒化シリコン膜 5 第1酸化シリコン膜 6 第1レジスト膜 7、25 支柱部 8、26 スルーホール部 9、27 支柱用開口部 10、28 スルーホール開口部 12 第2酸化シリコン膜 13、29 酸化シリコン膜 14 第2窒化シリコン膜 15、31 窒化シリコン膜 16 第1スルーホール 17 第2金属膜 18 第3酸化シリコン膜 19 第2レジスト膜 20 第2金属配線 21 第2層間絶縁膜 22 第3窒化シリコン膜 23 第4酸化シリコン膜 24 第3レジスト膜 32 第2スルーホール 33 第3金属配線 34 第5酸化シリコン膜 35、36 絶縁性支柱

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 エアブリッジ構造の配線層を有する半導
    体装置の製造方法であって、 下層の金属配線を形成する第1の工程と、 全面に第1層間絶縁膜を堆積し平坦にしてから、第1の
    絶縁膜、第2の絶縁膜を順に堆積させる第2の工程と、 前記第2の絶縁膜をパターニングし、この第2の絶縁膜
    をマスクとして前記第1の絶縁膜と第1層間絶縁膜をエ
    ッチングして上層の金属配線を支持するための支柱用開
    口部を形成すると共に、上層の金属配線と下層の金属配
    線とを接続するためのスルーホール開口部を形成する第
    3の工程と、 前記支柱用開口部とスルーホール開口部とを含む全面に
    第3の絶縁膜を堆積させた後、エッチバックして支柱用
    開口部の側壁部分に前記第3の絶縁膜を残すと共に前記
    スルーホール開口部を前記第3の絶縁膜で埋める第4の
    工程と、 全面に第4の絶縁膜を堆積させた後、前記スルーホール
    開口部が露出するまで前記第4の絶縁膜を除去し、その
    後、前記スルーホール開口部内の第3の絶縁膜を除去す
    る第5の工程と、 前記スルーホール開口部内を接続用の金属で埋め、その
    後全面を平坦にする第6の工程と、 全面に金属膜を形成し、更に、第5の絶縁膜を形成し、
    この第5の絶縁膜をパターニングする第7の工程と、 前記パターニングされた第5の絶縁膜で前記金属膜をエ
    ッチングして上層の金属配線を形成する第8の工程と、 前記第1層間絶縁膜をエッチングしてエアブリッジ配線
    を形成する第9の工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記支柱用開口部の直径はスルーホール
    の直径より大であることを特徴とする請求項1記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記第3の工程で形成される支柱用開口
    部の直径d1と第4の工程で堆積される第3の絶縁膜の
    膜厚Tとの関係は、d1>2Tであり、又、 スルーホー
    ルの直径d2と前記第3の絶縁膜の膜厚Tとの関係はd
    2≦2Tであることを特徴とする請求項1又は2記載の
    半導体装置の製造方法。
JP10133367A 1998-05-15 1998-05-15 半導体装置の製造方法 Expired - Fee Related JP3111977B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10133367A JP3111977B2 (ja) 1998-05-15 1998-05-15 半導体装置の製造方法
US09/311,151 US6297145B1 (en) 1998-05-15 1999-05-13 Method of forming a wiring layer having an air bridge construction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10133367A JP3111977B2 (ja) 1998-05-15 1998-05-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11330230A JPH11330230A (ja) 1999-11-30
JP3111977B2 true JP3111977B2 (ja) 2000-11-27

Family

ID=15103076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10133367A Expired - Fee Related JP3111977B2 (ja) 1998-05-15 1998-05-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6297145B1 (ja)
JP (1) JP3111977B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6730571B1 (en) * 1999-10-14 2004-05-04 Chartered Semiconductor Manufacturing Ltd. Method to form a cross network of air gaps within IMD layer
KR100348177B1 (ko) * 2000-01-13 2002-08-09 조동일 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법
US6449839B1 (en) * 2000-09-06 2002-09-17 Visteon Global Tech., Inc. Electrical circuit board and a method for making the same
JP2003249572A (ja) * 2001-12-19 2003-09-05 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6803662B2 (en) * 2001-12-21 2004-10-12 International Business Machines Corporation Low dielectric constant material reinforcement for improved electromigration reliability
US7629691B2 (en) * 2004-06-16 2009-12-08 Honeywell International Inc. Conductor geometry for electronic circuits fabricated on flexible substrates
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR100649972B1 (ko) * 2005-06-10 2006-11-27 주식회사 하이닉스반도체 반도체소자의 금속배선 제조 방법
US8298911B2 (en) * 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
US8883287B2 (en) * 2009-06-29 2014-11-11 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics
US8781173B2 (en) * 2012-02-28 2014-07-15 Microsoft Corporation Computing high dynamic range photographs
US9580302B2 (en) 2013-03-15 2017-02-28 Versana Micro Inc. Cell phone having a monolithically integrated multi-sensor device on a semiconductor substrate and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834245B2 (ja) 1988-04-14 1996-03-29 日本電気株式会社 半導体装置の製造方法
JPH02128449A (ja) 1988-11-08 1990-05-16 Toshiba Corp 半導体装置の製造方法
JPH02184049A (ja) 1989-01-11 1990-07-18 Fujitsu Ltd 半導体装置の製造方法
JPH0442562A (ja) 1990-06-08 1992-02-13 Rohm Co Ltd 半導体装置の製造方法
JP2514744B2 (ja) 1990-09-12 1996-07-10 ローム株式会社 半導体装置の製造方法
JPH06310612A (ja) 1993-04-27 1994-11-04 Hitachi Ltd 半導体集積回路の配線構造及びその製造方法
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography

Also Published As

Publication number Publication date
US6297145B1 (en) 2001-10-02
JPH11330230A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
JP2962272B2 (ja) 半導体装置の製造方法
JP3111977B2 (ja) 半導体装置の製造方法
JPH0680667B2 (ja) 垂直金属相互接続体の平坦化方法
JP2001210645A (ja) 半導体装置及び半導体装置の製造方法
JPH10335459A (ja) 半導体装置およびその製造方法
JP3235581B2 (ja) 半導体装置及びその製造方法
US6229195B1 (en) Semiconductor device with air gaps between interconnections
JPH0817918A (ja) 半導体装置及びその製造方法
JP2705556B2 (ja) 半導体集積回路装置の製造方法
JP2628339B2 (ja) 半導体装置の製造方法
JP2002353304A (ja) 半導体装置、及びその製造方法
JP3080073B2 (ja) 半導体装置の製造方法
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
JPH1197530A (ja) 半導体装置およびその製造方法
JPH10178091A (ja) 半導体装置の多層配線及び半導体装置の多層配線の形成方法
US6979638B2 (en) Conducting wire and contact opening forming method for reducing photoresist thickness and via resistance
JPS61239646A (ja) 多層配線の形成方法
JPH0547757A (ja) 半導体装置及びその製造方法
JPH0521615A (ja) 半導体装置とその製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JP3191769B2 (ja) 半導体装置の製造方法
JP2002261160A (ja) 半導体装置及びその製造方法
JPH0430450A (ja) 多層配線の製造方法
JPH08316310A (ja) 半導体装置の製造方法
JPH0415925A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees