JPH1197530A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1197530A JPH1197530A JP25203697A JP25203697A JPH1197530A JP H1197530 A JPH1197530 A JP H1197530A JP 25203697 A JP25203697 A JP 25203697A JP 25203697 A JP25203697 A JP 25203697A JP H1197530 A JPH1197530 A JP H1197530A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- air gap
- dielectric film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層ダマシン配線構造を有する半導体装置の
上下配線間の静電容量を低減させる。 【解決手段】 第２の誘電体膜３の溝の中に設けられた
第１の導体膜４からなる第１のダマシン配線層と、第５
の誘電体膜９の中の溝に設けられた第４の導体膜１０か
らなる第２のダマシン配線層との間の、誘電体膜５の中
にエアーギャップ７を設ける。エアーギャップ７により
第１と第２のダマシン配線層の間の静電容量を低減する
ことができる。エアーギャップ７の機械的強度を増すた
めにエアーギャップの中に複数の島状の支柱を設ける。
上下配線間の静電容量を低減させる。 【解決手段】 第２の誘電体膜３の溝の中に設けられた
第１の導体膜４からなる第１のダマシン配線層と、第５
の誘電体膜９の中の溝に設けられた第４の導体膜１０か
らなる第２のダマシン配線層との間の、誘電体膜５の中
にエアーギャップ７を設ける。エアーギャップ７により
第１と第２のダマシン配線層の間の静電容量を低減する
ことができる。エアーギャップ７の機械的強度を増すた
めにエアーギャップの中に複数の島状の支柱を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の構
造およびその製造方法に関し、特に多層ダマシン配線構
造の上下配線層間の静電容量を小ならしめる構造および
その製造方法に関する。
造およびその製造方法に関し、特に多層ダマシン配線構
造の上下配線層間の静電容量を小ならしめる構造および
その製造方法に関する。
【０００２】
【従来の技術】近年半導体集積回路は高性能化を目指す
上で微細化の一途をたどり、そのため従来問題とならな
かった上下配線層間の誘電体膜と配線との間のキャパシ
タ構造による信号遅延が問題になってきた。そこで配線
間静電容量を低減させるため、図７に示すように、半導
体基板３１の表面に形成された絶縁膜３２の表面に金属
膜を被着形成した後パターニングして、金属膜３３ａ及
び３３ｂを形成し、全面を覆う第１の絶縁膜３４及び第
２の絶縁膜３５を被着形成し、第１の絶縁膜３４を露出
しかつ表面がほぼ平坦になるように第２の絶縁膜３５の
全面をエッチングし、金属膜３３ａと３３ｂとの間の第
２の絶縁膜３５の表面を選択的に露出させるための開口
３６ａを有する第３の絶縁膜３６を被着形成し、開口３
６ａから第２の絶縁膜３５を選択的にエッチングして第
３の絶縁膜３６の下面が部分的に露出した空洞３８を形
成した後開口３６ａを閉じて、閉じた空洞３８ａを形成
することにより、金属膜３３ａと３３ｂとを配線とする
とき、配線間が絶縁材料で埋められるよりも容量を小さ
くすることが可能となる半導体装置が開示されている
（特開平５−２１６１７号公報参照）。
上で微細化の一途をたどり、そのため従来問題とならな
かった上下配線層間の誘電体膜と配線との間のキャパシ
タ構造による信号遅延が問題になってきた。そこで配線
間静電容量を低減させるため、図７に示すように、半導
体基板３１の表面に形成された絶縁膜３２の表面に金属
膜を被着形成した後パターニングして、金属膜３３ａ及
び３３ｂを形成し、全面を覆う第１の絶縁膜３４及び第
２の絶縁膜３５を被着形成し、第１の絶縁膜３４を露出
しかつ表面がほぼ平坦になるように第２の絶縁膜３５の
全面をエッチングし、金属膜３３ａと３３ｂとの間の第
２の絶縁膜３５の表面を選択的に露出させるための開口
３６ａを有する第３の絶縁膜３６を被着形成し、開口３
６ａから第２の絶縁膜３５を選択的にエッチングして第
３の絶縁膜３６の下面が部分的に露出した空洞３８を形
成した後開口３６ａを閉じて、閉じた空洞３８ａを形成
することにより、金属膜３３ａと３３ｂとを配線とする
とき、配線間が絶縁材料で埋められるよりも容量を小さ
くすることが可能となる半導体装置が開示されている
（特開平５−２１６１７号公報参照）。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置は、左右すなわち水平面に配設された金属膜からな
る配線間に空洞を形成するようになっているため、水平
に配設された配線間の静電容量を低減することができる
が、上下に存在する多層配線間の容量を低減できないと
いう欠点があり、さらにまた、ドライエッチングによっ
て導体膜から配線形状を形成する、いわゆる縦型配線に
適用できるものであるが、溝に導体を埋め込んで配線を
行なうダマシン配線に適用できないという欠点がある。
装置は、左右すなわち水平面に配設された金属膜からな
る配線間に空洞を形成するようになっているため、水平
に配設された配線間の静電容量を低減することができる
が、上下に存在する多層配線間の容量を低減できないと
いう欠点があり、さらにまた、ドライエッチングによっ
て導体膜から配線形状を形成する、いわゆる縦型配線に
適用できるものであるが、溝に導体を埋め込んで配線を
行なうダマシン配線に適用できないという欠点がある。
【０００４】本発明の目的は、多層ダマシン配線構造を
有する半導体装置において、上下配線間の静電容量を小
さくすることができ、かつ上下配線間の接続を容易に行
うことのできる半導体装置を提供することにある。
有する半導体装置において、上下配線間の静電容量を小
さくすることができ、かつ上下配線間の接続を容易に行
うことのできる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
多層ダマシン配線構造を具備する半導体装置において、
上下配線層間にエアーギャップを有している。ここで述
べるダマシン（ｄａｍａｓｃｅｎｅ）配線とは、誘電体
膜上にレジストマスクを形成して誘電体膜に溝を形成
し、導体膜を溝内に埋め込んだ後、化学的・機械的研磨
法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ、以下ＣＭＰ法という）等によって金属を
平坦化すると同時に、溝内の導体膜以外を除去して溝配
線を形成する方法をいう。
多層ダマシン配線構造を具備する半導体装置において、
上下配線層間にエアーギャップを有している。ここで述
べるダマシン（ｄａｍａｓｃｅｎｅ）配線とは、誘電体
膜上にレジストマスクを形成して誘電体膜に溝を形成
し、導体膜を溝内に埋め込んだ後、化学的・機械的研磨
法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ、以下ＣＭＰ法という）等によって金属を
平坦化すると同時に、溝内の導体膜以外を除去して溝配
線を形成する方法をいう。
【０００６】上述のエアーギャップによる集積回路の機
械的強度の低下を補うために、エアーギャップの上下の
間を支持する誘電体膜からなる複数の島状の支柱を設け
ることが好適である。
械的強度の低下を補うために、エアーギャップの上下の
間を支持する誘電体膜からなる複数の島状の支柱を設け
ることが好適である。
【０００７】上下のダマシン配線層の間を連結する導体
（コンタクトともいう）が、エアーギャップを貫通しな
い位置に設けられるか、又はエアーギャップを貫通する
位置に設けられる。
（コンタクトともいう）が、エアーギャップを貫通しな
い位置に設けられるか、又はエアーギャップを貫通する
位置に設けられる。
【０００８】上述のダマシン配線層間を連結する導体
（コンタクト）が、エアーギャップを形成する過程で使
用されたスルーホールを利用して設けることが好適であ
り、これによりリソグラフィ工程を節減することができ
る。
（コンタクト）が、エアーギャップを形成する過程で使
用されたスルーホールを利用して設けることが好適であ
り、これによりリソグラフィ工程を節減することができ
る。
【０００９】本発明の半導体装置を製造する方法は、次
に示す通りである。すなわち、基板上に第１の誘電体
膜、第１のストッパー膜および第２の誘電体膜を逐次形
成し、第２の誘電体膜に所定のダマシン配線用の溝を形
成し、その溝を第１の導体膜で埋め込んだ後、上面を平
坦化して第１のダマシン配線層を形成し、配線層の上に
第３の誘電体膜および第２の導体膜を形成し、第２の導
体膜のうちエアーギャップを形成するための所定の部分
を残して導体膜を除去し、第３の誘電体膜および第２の
導体膜の残りの部分の上に、第４の誘電体膜を形成し、
第４の誘電体膜に、第２の導体膜の残りの部分まで達す
る第１のスルーホールを開口し、第１のスルーホールを
経由して、エッチングにより第２の導体膜の残りの部分
を除去して、第４の誘電体膜の中に所定のエアーギャッ
プを形成し、第１のスルーホールを閉じた後、第２のス
ルーホールを第１の導体膜まで開口して、第２のスルー
ホールを第３の導体膜で埋め込んでコンタクトを形成
し、次に第２のストッパー膜を形成した後、ストッパー
膜のコンタクトパターン部を除去し、その上に第５の誘
電体膜を形成し、第５の誘電体膜の中にダマシン配線の
為の所定の溝を形成して、その溝に第４の導体膜を埋め
込み、上面を平坦化して第２のダマシン配線層を形成す
るようになっている。
に示す通りである。すなわち、基板上に第１の誘電体
膜、第１のストッパー膜および第２の誘電体膜を逐次形
成し、第２の誘電体膜に所定のダマシン配線用の溝を形
成し、その溝を第１の導体膜で埋め込んだ後、上面を平
坦化して第１のダマシン配線層を形成し、配線層の上に
第３の誘電体膜および第２の導体膜を形成し、第２の導
体膜のうちエアーギャップを形成するための所定の部分
を残して導体膜を除去し、第３の誘電体膜および第２の
導体膜の残りの部分の上に、第４の誘電体膜を形成し、
第４の誘電体膜に、第２の導体膜の残りの部分まで達す
る第１のスルーホールを開口し、第１のスルーホールを
経由して、エッチングにより第２の導体膜の残りの部分
を除去して、第４の誘電体膜の中に所定のエアーギャッ
プを形成し、第１のスルーホールを閉じた後、第２のス
ルーホールを第１の導体膜まで開口して、第２のスルー
ホールを第３の導体膜で埋め込んでコンタクトを形成
し、次に第２のストッパー膜を形成した後、ストッパー
膜のコンタクトパターン部を除去し、その上に第５の誘
電体膜を形成し、第５の誘電体膜の中にダマシン配線の
為の所定の溝を形成して、その溝に第４の導体膜を埋め
込み、上面を平坦化して第２のダマシン配線層を形成す
るようになっている。
【００１０】また、第２の導体膜のうちのエアーギャッ
プを形成するための所定の部分を残して、第２の導体膜
を除去する工程において、第２の導体膜の除去される部
分に、複数の島状の支柱を形成するための凹パターンを
設けることにより、エアーギャップを形成した際、エア
ーギャップによる集積回路の機械的強度を補うための複
数の島状の支柱が得られる。
プを形成するための所定の部分を残して、第２の導体膜
を除去する工程において、第２の導体膜の除去される部
分に、複数の島状の支柱を形成するための凹パターンを
設けることにより、エアーギャップを形成した際、エア
ーギャップによる集積回路の機械的強度を補うための複
数の島状の支柱が得られる。
【００１１】さらにまた、第４の誘電体膜に、第２の導
体膜の残りの部分まで達する第１のスルーホールを開口
する工程において、第１のスルーホールを第１の導体膜
まで貫通させておけば、そのスルーホールに導体を埋め
込んで上下配線層間のコンタクトを形成することによ
り、リソグラフィー工程を節減することができる。
体膜の残りの部分まで達する第１のスルーホールを開口
する工程において、第１のスルーホールを第１の導体膜
まで貫通させておけば、そのスルーホールに導体を埋め
込んで上下配線層間のコンタクトを形成することによ
り、リソグラフィー工程を節減することができる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の半導体装置
の第１の実施の形態の断面図である。
て図面を参照して説明する。図１は本発明の半導体装置
の第１の実施の形態の断面図である。
【００１３】半導体装置２０は、不図示の基板上に、第
１の誘電体膜１および第１のストッパー膜２が形成され
ており、その上に設けられた第２の誘電体膜３には、そ
の中に形成された溝の中に埋め込まれた溝配線すなわち
ダマシン配線をなす第１の導体膜４が形成されている。
これら第１の誘電体膜１、第１のストッパー膜２、第２
の誘電体膜３および第１の導体膜４が第１のダマシン配
線層を形成している。
１の誘電体膜１および第１のストッパー膜２が形成され
ており、その上に設けられた第２の誘電体膜３には、そ
の中に形成された溝の中に埋め込まれた溝配線すなわち
ダマシン配線をなす第１の導体膜４が形成されている。
これら第１の誘電体膜１、第１のストッパー膜２、第２
の誘電体膜３および第１の導体膜４が第１のダマシン配
線層を形成している。
【００１４】上下配線層の間の中間層を形成する誘電体
膜５の中には、真空空洞をなすエアーギャップ７と、上
下の配線を接続するための導体で形成されたコンタクト
（導体）６が設けられている。エアーギャップ７の位置
は、第１の導体膜４の配線領域と対応する位置に設けら
れ、コンタクト６が形成された領域および配線が形成さ
れていない領域上には設けられない。
膜５の中には、真空空洞をなすエアーギャップ７と、上
下の配線を接続するための導体で形成されたコンタクト
（導体）６が設けられている。エアーギャップ７の位置
は、第１の導体膜４の配線領域と対応する位置に設けら
れ、コンタクト６が形成された領域および配線が形成さ
れていない領域上には設けられない。
【００１５】中間層の上には、第２のストッパー膜８、
溝が形成された第５の誘電体膜９および第５の誘電体膜
９の溝の中に形成された第４の導体膜１０とが設けられ
て第２のダマシン配線層を形成している。コンタクト６
の上端部分の第２のストッパー膜８は、コンタクトパタ
ーンを形成するために除去されていて、第４の導体膜１
０とコンタクト６とは接続され、したがって第１のダマ
シン配線層の第１の導体膜４と第２のダマシン配線層の
第４の導体膜１０とが、コンタクト６によって接続され
ている。
溝が形成された第５の誘電体膜９および第５の誘電体膜
９の溝の中に形成された第４の導体膜１０とが設けられ
て第２のダマシン配線層を形成している。コンタクト６
の上端部分の第２のストッパー膜８は、コンタクトパタ
ーンを形成するために除去されていて、第４の導体膜１
０とコンタクト６とは接続され、したがって第１のダマ
シン配線層の第１の導体膜４と第２のダマシン配線層の
第４の導体膜１０とが、コンタクト６によって接続され
ている。
【００１６】次に図２により、本発明の半導体装置２０
の第１の実施の形態の形成工程を工程順に説明する。
の第１の実施の形態の形成工程を工程順に説明する。
【００１７】図２（ａ）：不図示の基板上に第１の誘電
体膜１を形成して化学的・機械的研磨法（以後ＣＭＰ法
と略す）を用いて表面を平坦化し、その上に第１のスト
ッパー膜２を厚さ０．２μｍに形成する。次に第２の誘
電体膜３をプラズマ分解法によるＣＶＤを用いて厚さ
０．５μｍに形成し、その第２の誘電体膜３にダマシン
配線に用いる所定の形状の溝を第１のストッパー膜２に
達するまでドライエッチング技術によって形成する。
体膜１を形成して化学的・機械的研磨法（以後ＣＭＰ法
と略す）を用いて表面を平坦化し、その上に第１のスト
ッパー膜２を厚さ０．２μｍに形成する。次に第２の誘
電体膜３をプラズマ分解法によるＣＶＤを用いて厚さ
０．５μｍに形成し、その第２の誘電体膜３にダマシン
配線に用いる所定の形状の溝を第１のストッパー膜２に
達するまでドライエッチング技術によって形成する。
【００１８】上述の第１のストッパー膜２および第２の
誘電体膜３が、それぞれプラズマ分解法によるＣＶＤを
用いて形成されたＳｉ3 Ｎ4 およびＳｉＯ2 から成る膜
の場合には、ＣＨＦ3 にＣＯ2 ガスを添加した選択ドラ
イエッチング法を用いて溝配線用の所定の溝を第２の誘
電体膜３に形成する。続いてその上に第１の導体膜４例
えばＡｌ膜をＣＶＤによって形成する。Ａｌ膜の形成に
は、例えば水素還元の有機Ａｌ混合ガスを用い、ガス流
量を約３００ｓｃｃｍとし、基板温度を１５０℃に加熱
して熱分解によりＡｌ膜を形成する。ＰＶＤ法を用いる
場合には、ガス圧力を４×１０-3Ｔｏｒｒとし、基板温
度を３５０℃、出力を１０ｋｗとする。
誘電体膜３が、それぞれプラズマ分解法によるＣＶＤを
用いて形成されたＳｉ3 Ｎ4 およびＳｉＯ2 から成る膜
の場合には、ＣＨＦ3 にＣＯ2 ガスを添加した選択ドラ
イエッチング法を用いて溝配線用の所定の溝を第２の誘
電体膜３に形成する。続いてその上に第１の導体膜４例
えばＡｌ膜をＣＶＤによって形成する。Ａｌ膜の形成に
は、例えば水素還元の有機Ａｌ混合ガスを用い、ガス流
量を約３００ｓｃｃｍとし、基板温度を１５０℃に加熱
して熱分解によりＡｌ膜を形成する。ＰＶＤ法を用いる
場合には、ガス圧力を４×１０-3Ｔｏｒｒとし、基板温
度を３５０℃、出力を１０ｋｗとする。
【００１９】第１の導体膜４には単層のＡｌを用いても
良いが、エレクトロ マイグレーション（Ｅｌｅｃｔｒ
ｏ Ｍｉｇｒａｔｉｏｎ，ＥＭ）およびストレス マイ
グレーション（Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ，Ｓ
Ｍ）の発生を抑えるために、例えばＴｉ（０．０５μ
ｍ）またはＴｉ（０．０５μｍ）／ＴｉＮ（０．１μ
ｍ）をバリアメタルとして、Ａｌ／ＴｉＮ／Ｔｉ膜から
なる多層構造の配線を用いることもできる。
良いが、エレクトロ マイグレーション（Ｅｌｅｃｔｒ
ｏ Ｍｉｇｒａｔｉｏｎ，ＥＭ）およびストレス マイ
グレーション（Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ，Ｓ
Ｍ）の発生を抑えるために、例えばＴｉ（０．０５μ
ｍ）またはＴｉ（０．０５μｍ）／ＴｉＮ（０．１μ
ｍ）をバリアメタルとして、Ａｌ／ＴｉＮ／Ｔｉ膜から
なる多層構造の配線を用いることもできる。
【００２０】第１の導体膜４が第２の誘電体膜３に形成
された溝に埋め込まれた後、ＣＭＰ法を用いて溝内以外
の第１の導体膜４を除去する。このようにして第１のダ
マシン配線層が形成される。
された溝に埋め込まれた後、ＣＭＰ法を用いて溝内以外
の第１の導体膜４を除去する。このようにして第１のダ
マシン配線層が形成される。
【００２１】ＣＭＰ法に用いる装置には、１ヘッド（プ
ラテン）、１定盤（パッド）タイプの装置を用い、研磨
圧力を０．４ｋｇ／ｃｍ2 、回転数３５ｒｐｍ、研磨液
滴下量を６０ｍｌ／ｍｉｎとする。研磨パッドには有機
硬質化パッドを用い、仕上研磨には有機軟質化パッドを
用いる。研磨液は１０％のコロイダルシリカスラリーに
アミン水溶液２％を加えたものが好適である。
ラテン）、１定盤（パッド）タイプの装置を用い、研磨
圧力を０．４ｋｇ／ｃｍ2 、回転数３５ｒｐｍ、研磨液
滴下量を６０ｍｌ／ｍｉｎとする。研磨パッドには有機
硬質化パッドを用い、仕上研磨には有機軟質化パッドを
用いる。研磨液は１０％のコロイダルシリカスラリーに
アミン水溶液２％を加えたものが好適である。
【００２２】図２（ｂ）：上述のようにして形成された
第１のダマシン配線層の上に、第３の誘電体膜５ａをプ
ラズマ分解によるＣＶＤによって厚さ０．２μｍ程度形
成し、次に第２の導体膜１１を上述の導体膜形成法例え
ばＰＶＤによって厚さ０．１μｍ程度形成する。
第１のダマシン配線層の上に、第３の誘電体膜５ａをプ
ラズマ分解によるＣＶＤによって厚さ０．２μｍ程度形
成し、次に第２の導体膜１１を上述の導体膜形成法例え
ばＰＶＤによって厚さ０．１μｍ程度形成する。
【００２３】図２（ｃ）：次に第２の導体膜１１を、静
電容量を小さくしたい領域すなわち第１のダマシン配線
層に形成した配線の上部領域を残して、ドライエッチン
グによって除去する。このとき同時に、第１のダマシン
配線層のコンタクトパターン（目合わせマージン）部分
も含めて除去する。
電容量を小さくしたい領域すなわち第１のダマシン配線
層に形成した配線の上部領域を残して、ドライエッチン
グによって除去する。このとき同時に、第１のダマシン
配線層のコンタクトパターン（目合わせマージン）部分
も含めて除去する。
【００２４】図２（ｄ）：次にその上に第４の誘電体膜
５ｂをプラズマ分解法ＣＶＤによって厚さ０．３μｍ形
成する。次に表面に生じた段差をＣＭＰ法により平坦化
する。このようにして誘電体膜５ａ、５ｂからなる中間
層が形成される。
５ｂをプラズマ分解法ＣＶＤによって厚さ０．３μｍ形
成する。次に表面に生じた段差をＣＭＰ法により平坦化
する。このようにして誘電体膜５ａ、５ｂからなる中間
層が形成される。
【００２５】図２（ｅ）：次に第４の誘電体膜５ｂ上に
おいて、ＲＩＥ法による異方性ドライエッチングにより
直径０．２μｍ程度の第１のスルーホール１２を、第２
の導体膜１１に達するまで開口する。
おいて、ＲＩＥ法による異方性ドライエッチングにより
直径０．２μｍ程度の第１のスルーホール１２を、第２
の導体膜１１に達するまで開口する。
【００２６】図２（ｆ）：次に塩素ガスなどを用いた等
方性ドライエッチング、または液温６５℃に調整した塩
酸等のウエットエッチングによって、第２の導体膜１１
を除去し、エアーギャップ７が得られる。エアーギャッ
プ７の寸法は、例えば０．５μｍ角となる。第３の誘電
体膜５ａを形成する工程は、あらかじめピンホールチェ
ックを行なっておく。
方性ドライエッチング、または液温６５℃に調整した塩
酸等のウエットエッチングによって、第２の導体膜１１
を除去し、エアーギャップ７が得られる。エアーギャッ
プ７の寸法は、例えば０．５μｍ角となる。第３の誘電
体膜５ａを形成する工程は、あらかじめピンホールチェ
ックを行なっておく。
【００２７】図２（ｇ）：次に誘電体膜を形成してスル
ーホール１２を閉じた後、第２のスルーホール６ａを第
１の導体膜４まで開口し、第２のスルーホール６ａに導
体膜例えばＣＶＤによりタングステンを埋め込み、ドラ
イエッチングのエッチバック法やＣＭＰ法によってコン
タクト（導体）６を形成する。
ーホール１２を閉じた後、第２のスルーホール６ａを第
１の導体膜４まで開口し、第２のスルーホール６ａに導
体膜例えばＣＶＤによりタングステンを埋め込み、ドラ
イエッチングのエッチバック法やＣＭＰ法によってコン
タクト（導体）６を形成する。
【００２８】図２（ｈ）：次に第２のストッパー膜８を
形成し、 図２（ｉ）：コンタクトパターン部６ｃの第２のストッ
パー膜８をエッチングによって除去し、 図２（ｊ）：その上に第５の誘電体膜９を形成する。
形成し、 図２（ｉ）：コンタクトパターン部６ｃの第２のストッ
パー膜８をエッチングによって除去し、 図２（ｊ）：その上に第５の誘電体膜９を形成する。
【００２９】図２（ｋ）：次に、第５の導電体膜９の中
に第４の導体膜１０を埋め込むための所定の溝をエッチ
ングして第４の導体膜１０を埋め込み、ＣＭＰ法によっ
て溝以外の第４の導体膜１０を除去して、第２のダマシ
ン配線層を形成する。
に第４の導体膜１０を埋め込むための所定の溝をエッチ
ングして第４の導体膜１０を埋め込み、ＣＭＰ法によっ
て溝以外の第４の導体膜１０を除去して、第２のダマシ
ン配線層を形成する。
【００３０】このようにして、第１と第２のダマシン配
線層の間の第３と第４の誘電体膜５ａ、５ｂの中に設け
られた、エアーギャップ７を含む多層ダマシン配線構造
が得られる。
線層の間の第３と第４の誘電体膜５ａ、５ｂの中に設け
られた、エアーギャップ７を含む多層ダマシン配線構造
が得られる。
【００３１】上述の説明は、第１と第２の２層のダマシ
ン配線構造について述べたが、３層以上のダマシン配線
構造についても同様の方法によって層間にエアーギャッ
プが設けられた半導体装置２０が得られる。
ン配線構造について述べたが、３層以上のダマシン配線
構造についても同様の方法によって層間にエアーギャッ
プが設けられた半導体装置２０が得られる。
【００３２】次に本発明の半導体装置の第２の実施の形
態について、図３、図４を用いて説明する。図３は断面
図、図４は斜視図である。
態について、図３、図４を用いて説明する。図３は断面
図、図４は斜視図である。
【００３３】図３に示す半導体装置２１は、図２に示し
た本発明の第１の実施の形態と下記の点について同一で
ある。すなわち、第１の導体膜４を含む第１のダマシン
配線層と第４の導体膜１０を含む第２のダマシン配線層
との間にコンタクト６を含む誘電体膜５からなる中間層
が設けられ、誘電体膜５の中にはエアーギャップ７が設
けられている点が同一である。
た本発明の第１の実施の形態と下記の点について同一で
ある。すなわち、第１の導体膜４を含む第１のダマシン
配線層と第４の導体膜１０を含む第２のダマシン配線層
との間にコンタクト６を含む誘電体膜５からなる中間層
が設けられ、誘電体膜５の中にはエアーギャップ７が設
けられている点が同一である。
【００３４】しかしながら本発明の第２の実施の形態に
おいては、エアーギャップ７の中にギャップの強度を保
つための島状の複数の支柱パターン１３が、例えば０．
２μｍ間隔で配置されている点が相違している。
おいては、エアーギャップ７の中にギャップの強度を保
つための島状の複数の支柱パターン１３が、例えば０．
２μｍ間隔で配置されている点が相違している。
【００３５】次に図４により、本発明の半導体装置２１
の第２の実施の形態の形成工程を工程順に説明する。
の第２の実施の形態の形成工程を工程順に説明する。
【００３６】図４（ａ）：不図示の基板上に第１の誘電
体膜１を形成して化学的・機械的研磨法（以後ＣＭＰ法
と略す）を用いて表面を平坦化し、その上に第１のスト
ッパー膜２を厚さ０．２μｍに形成する。次に第２の誘
電体膜３をプラズマ分解法によるＣＶＤを用いて厚さ
０．５μｍに形成し、第２の誘電体膜３にダマシン配線
に用いる所定の形状の溝を第１のストッパー膜２に達す
るまでドライエッチング技術によって形成する。
体膜１を形成して化学的・機械的研磨法（以後ＣＭＰ法
と略す）を用いて表面を平坦化し、その上に第１のスト
ッパー膜２を厚さ０．２μｍに形成する。次に第２の誘
電体膜３をプラズマ分解法によるＣＶＤを用いて厚さ
０．５μｍに形成し、第２の誘電体膜３にダマシン配線
に用いる所定の形状の溝を第１のストッパー膜２に達す
るまでドライエッチング技術によって形成する。
【００３７】上述の第１のストッパー膜２および第２の
誘導体膜３が、それぞれプラズマ分解法によるＣＶＤを
用いて形成されたＳｉ3 Ｎ4 およびＳｉＯ2 から成る膜
の場合には、ＣＨＦ3 にＣＯ2 ガスを添加した選択ドラ
イエッチング法を用いて溝配線用の所定の溝を形成す
る。続いてその上に第１の導体膜４例えばＡｌ膜をＣＶ
Ｄによって形成する。Ａｌ膜の形成には、例えば水素還
元の有機Ａｌ混合ガスを用い、ガス流量を約３００ｓｃ
ｃｍとし、基板温度を１５０℃に加熱して熱分解により
Ａｌ膜を形成する。ＰＶＤ法を用いる場合には、ガス圧
力を４×１０-3Ｔｏｒｒとし、基板温度を３５０℃、出
力を１０ｋｗとする。
誘導体膜３が、それぞれプラズマ分解法によるＣＶＤを
用いて形成されたＳｉ3 Ｎ4 およびＳｉＯ2 から成る膜
の場合には、ＣＨＦ3 にＣＯ2 ガスを添加した選択ドラ
イエッチング法を用いて溝配線用の所定の溝を形成す
る。続いてその上に第１の導体膜４例えばＡｌ膜をＣＶ
Ｄによって形成する。Ａｌ膜の形成には、例えば水素還
元の有機Ａｌ混合ガスを用い、ガス流量を約３００ｓｃ
ｃｍとし、基板温度を１５０℃に加熱して熱分解により
Ａｌ膜を形成する。ＰＶＤ法を用いる場合には、ガス圧
力を４×１０-3Ｔｏｒｒとし、基板温度を３５０℃、出
力を１０ｋｗとする。
【００３８】第１の導体膜４には単層のＡｌを用いても
良いが、エレクトロ マイグレーション（Ｅｌｅｃｔｒ
ｏ Ｍｉｇｒａｔｉｏｎ，ＥＭ）およびストレス マイ
グレーション（Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ，Ｓ
Ｍ）の発生を抑えるために、例えばＴｉ（０．０５μ
ｍ）またはＴｉ（０．０５μｍ）／ＴｉＮ（０．１μ
ｍ）をバリアメタルとして、Ａｌ／ＴｉＮ／Ｔｉ膜から
なる多層構造の配線を用いることもできる。
良いが、エレクトロ マイグレーション（Ｅｌｅｃｔｒ
ｏ Ｍｉｇｒａｔｉｏｎ，ＥＭ）およびストレス マイ
グレーション（Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ，Ｓ
Ｍ）の発生を抑えるために、例えばＴｉ（０．０５μ
ｍ）またはＴｉ（０．０５μｍ）／ＴｉＮ（０．１μ
ｍ）をバリアメタルとして、Ａｌ／ＴｉＮ／Ｔｉ膜から
なる多層構造の配線を用いることもできる。
【００３９】第１の導体膜４が第２の誘電体膜３に形成
された溝に埋め込まれた後、ＣＭＰ法を用いて溝内以外
の第１の導体膜４を除去する。このようにして第１のダ
マシン配線層が形成される。
された溝に埋め込まれた後、ＣＭＰ法を用いて溝内以外
の第１の導体膜４を除去する。このようにして第１のダ
マシン配線層が形成される。
【００４０】ＣＭＰ法に用いる装置には、１ヘッド（プ
ラテン）、１定盤（パッド）タイプの装置を用い、研磨
圧力を０．４ｋｇ／ｃｍ2 、回転数３５ｒｐｍ、研磨液
滴下量を６０ｍｌ／ｍｉｎとする。研磨パッドには有機
硬質化パッドを用い、仕上研磨には有機軟質化パッドを
用いる。研磨液は１０％のコロイダルシリカスラリーに
アミン水溶液２％を加えたものが好適である。
ラテン）、１定盤（パッド）タイプの装置を用い、研磨
圧力を０．４ｋｇ／ｃｍ2 、回転数３５ｒｐｍ、研磨液
滴下量を６０ｍｌ／ｍｉｎとする。研磨パッドには有機
硬質化パッドを用い、仕上研磨には有機軟質化パッドを
用いる。研磨液は１０％のコロイダルシリカスラリーに
アミン水溶液２％を加えたものが好適である。
【００４１】図４（ｂ）：上述のようにして形成された
第１のダマシン配線層の上に、第３の誘電体膜５ａをプ
ラズマ分解によるＣＶＤによって厚さ０．２μｍ程度形
成し、次に第２の導体膜１１を上述の導体膜形成法例え
ばＰＶＤによって厚さ０．１μｍ程度形成する。
第１のダマシン配線層の上に、第３の誘電体膜５ａをプ
ラズマ分解によるＣＶＤによって厚さ０．２μｍ程度形
成し、次に第２の導体膜１１を上述の導体膜形成法例え
ばＰＶＤによって厚さ０．１μｍ程度形成する。
【００４２】図４（ｃ）：次に第２の導体膜１１を、静
電容量を小さくしたい領域すなわち第１のダマシン配線
層を形成した配線の上部領域を残して、ドライエッチン
グによって除去する。このとき、例えば正方形断面を有
する支柱を形成するための凹パターン１３ａを形成す
る。このとき同時に、配線領域内の凹コンタクトパター
ン（目合わせマージン）部分も形成する。
電容量を小さくしたい領域すなわち第１のダマシン配線
層を形成した配線の上部領域を残して、ドライエッチン
グによって除去する。このとき、例えば正方形断面を有
する支柱を形成するための凹パターン１３ａを形成す
る。このとき同時に、配線領域内の凹コンタクトパター
ン（目合わせマージン）部分も形成する。
【００４３】図４（ｄ）：次にその上に第４の誘電体膜
５ｂをプラズマ分解ＣＶＤによって厚さ０．３μｍ形成
する。次に表面に生じた段差をＣＭＰ法により平坦化す
る。このようにして誘電体膜５ａ、５ｂからなる中間層
が形成される。
５ｂをプラズマ分解ＣＶＤによって厚さ０．３μｍ形成
する。次に表面に生じた段差をＣＭＰ法により平坦化す
る。このようにして誘電体膜５ａ、５ｂからなる中間層
が形成される。
【００４４】図４（ｅ）：次に誘電体膜５ｂ上におい
て、ＲＩＥ法による異方性ドライエッチングにより直径
０．２μｍ程度の複数の第１のスルーホール１２を凹パ
ターン１３ａを避けて等間隔に分布させて第２の導体膜
１１に達するまで開口する。
て、ＲＩＥ法による異方性ドライエッチングにより直径
０．２μｍ程度の複数の第１のスルーホール１２を凹パ
ターン１３ａを避けて等間隔に分布させて第２の導体膜
１１に達するまで開口する。
【００４５】図４（ｆ）：次に塩素ガスなどを用いた等
方性ドライエッチング、または液温６５℃に調整した塩
酸等のウエットエッチングによって、第２の導体膜１１
を除去し、エアーギャップ７が得られる。エアーギャッ
プ７の中には、島状の支柱パターン１３が形成されてい
る。第３の誘電体膜５ａを形成する工程は、あらかじめ
ピンホールチェックを行なっておく。
方性ドライエッチング、または液温６５℃に調整した塩
酸等のウエットエッチングによって、第２の導体膜１１
を除去し、エアーギャップ７が得られる。エアーギャッ
プ７の中には、島状の支柱パターン１３が形成されてい
る。第３の誘電体膜５ａを形成する工程は、あらかじめ
ピンホールチェックを行なっておく。
【００４６】図４（ｇ）：次に誘電体膜を形成して第１
のスルーホール１２を閉じた後、第２のスルーホール６
ａを第１の導体膜４まで開口し、第２のスルーホール６
ａに導体膜例えばＣＶＤによりタングステンを埋め込
み、ドライエッチングのエッチバック法やＣＭＰ法によ
ってコンタクト（導体）６を形成する。
のスルーホール１２を閉じた後、第２のスルーホール６
ａを第１の導体膜４まで開口し、第２のスルーホール６
ａに導体膜例えばＣＶＤによりタングステンを埋め込
み、ドライエッチングのエッチバック法やＣＭＰ法によ
ってコンタクト（導体）６を形成する。
【００４７】図４（ｈ）：次に第２のストッパー膜８を
形成し、 図４（ｉ）：コンタクトパターン部６ｃの第２のストッ
パー膜８をエッチングによって除去した後、 図４（ｊ）：その上に第５の誘電体膜９を形成する。
形成し、 図４（ｉ）：コンタクトパターン部６ｃの第２のストッ
パー膜８をエッチングによって除去した後、 図４（ｊ）：その上に第５の誘電体膜９を形成する。
【００４８】図４（ｋ）：次に、第５の導電体膜９の中
に第４の導体膜１０を埋め込むための所定の溝およびコ
ンタクトパターン部をエッチングして第４の導体膜１０
を埋め込み、ＣＭＰ法によって溝以外の第４の導体膜１
０を除去して、第２のダマシン配線層を形成する。
に第４の導体膜１０を埋め込むための所定の溝およびコ
ンタクトパターン部をエッチングして第４の導体膜１０
を埋め込み、ＣＭＰ法によって溝以外の第４の導体膜１
０を除去して、第２のダマシン配線層を形成する。
【００４９】このようにして、第１と第２のダマシン配
線層の間の第３と第４の誘電体膜５ａ、５ｂの中に設け
られたエアーギャップ７が、島状の支柱パターン１３を
有する多層ダマシン配線構造が得られる。
線層の間の第３と第４の誘電体膜５ａ、５ｂの中に設け
られたエアーギャップ７が、島状の支柱パターン１３を
有する多層ダマシン配線構造が得られる。
【００５０】上述の説明は、第１と第２の２層のダマシ
ン配線構造に於て述べたが、３層以上のダマシン配線構
造についても同様の方法によって層間に島状の支柱パタ
ーンを有するエアーギャップが設けられた半導体装置２
１が得られる。
ン配線構造に於て述べたが、３層以上のダマシン配線構
造についても同様の方法によって層間に島状の支柱パタ
ーンを有するエアーギャップが設けられた半導体装置２
１が得られる。
【００５１】次に、本発明の半導体装置の第３の実施の
形態について、図５、図６に示す断面図を用いて説明す
る。
形態について、図５、図６に示す断面図を用いて説明す
る。
【００５２】図５に示す半導体装置２２は、図２に示し
た本発明の第１の実施の形態と、下記の点を除き同一で
ある。すなわち、相違点は、第１の実施の形態における
コンタクト６が、誘電体膜５の中に設けられており、し
たがってエアーギャップ７の中に露出していないのに対
し、本第３の実施の形態におけるコンタクト６は、エア
ーギャップ７の中に露出して設けられていることであ
る。
た本発明の第１の実施の形態と、下記の点を除き同一で
ある。すなわち、相違点は、第１の実施の形態における
コンタクト６が、誘電体膜５の中に設けられており、し
たがってエアーギャップ７の中に露出していないのに対
し、本第３の実施の形態におけるコンタクト６は、エア
ーギャップ７の中に露出して設けられていることであ
る。
【００５３】次に図６により、本発明の半導体装置２２
の第３の実施の形態の形成工程を工程順に説明する。
の第３の実施の形態の形成工程を工程順に説明する。
【００５４】図６（ａ）、（ｂ）に示す工程は、第１の
実施の形態の図２（ａ）、（ｂ）に示す工程と全く同一
であるからこれを省略し、図６（ｃ）に示す工程以下に
ついて説明する。
実施の形態の図２（ａ）、（ｂ）に示す工程と全く同一
であるからこれを省略し、図６（ｃ）に示す工程以下に
ついて説明する。
【００５５】図６（ｃ）：次に第２の導体膜１１を、コ
ンタクト６を設ける領域も含めた配線領域上を残して、
ＲＩＥ法を用いて除去する。
ンタクト６を設ける領域も含めた配線領域上を残して、
ＲＩＥ法を用いて除去する。
【００５６】図６（ｄ）：次にその上に第４の誘電体膜
５ｂをプラズマ分解ＣＶＤによって厚さ０．４μｍに形
成する。次に表面に生じた段差をＣＭＰ法によって平坦
化する。このようにして第３、第４の誘電体膜５ａ、５
ｂからなる中間層が形成される。
５ｂをプラズマ分解ＣＶＤによって厚さ０．４μｍに形
成する。次に表面に生じた段差をＣＭＰ法によって平坦
化する。このようにして第３、第４の誘電体膜５ａ、５
ｂからなる中間層が形成される。
【００５７】図６（ｅ）：次に第４の誘電体膜５ｂ上に
おいて、ＲＩＥ法による異方性ドライエチングにより直
径０．２μｍ程度の第１のスルーホール１２を、第２の
導体膜１１に達するまで開口する。
おいて、ＲＩＥ法による異方性ドライエチングにより直
径０．２μｍ程度の第１のスルーホール１２を、第２の
導体膜１１に達するまで開口する。
【００５８】図６（ｆ）：次に塩素ガスなどを用いた等
方性ドライエッチングまたは液温６５℃に調整した塩酸
等のウエットエッチングによって、第２の導体膜１１を
除去し、エアーギャップ７が設けられる。第３の誘電体
膜５ａを形成する工程は、あらかじめピンホールチェッ
クを行なっておく。
方性ドライエッチングまたは液温６５℃に調整した塩酸
等のウエットエッチングによって、第２の導体膜１１を
除去し、エアーギャップ７が設けられる。第３の誘電体
膜５ａを形成する工程は、あらかじめピンホールチェッ
クを行なっておく。
【００５９】図６（ｇ）：次に第１のスルーホール１２
を利用して、異方性エッチングによって第３の誘電体膜
５ａに第１の導体膜４まで達するコンタクトスルーホー
ル６ｂを開口する。
を利用して、異方性エッチングによって第３の誘電体膜
５ａに第１の導体膜４まで達するコンタクトスルーホー
ル６ｂを開口する。
【００６０】図６（ｈ）：コンタクトスルーホール６ｂ
に、ＣＶＤにより導体膜例えばタングステンを埋め込
み、ドライエッチングのエッチバック法やＣＭＰによっ
てコンタクト（導体）６を形成したあと、第２のストッ
パー膜８を形成する。
に、ＣＶＤにより導体膜例えばタングステンを埋め込
み、ドライエッチングのエッチバック法やＣＭＰによっ
てコンタクト（導体）６を形成したあと、第２のストッ
パー膜８を形成する。
【００６１】図６（ｉ）：コンタクトパターン部６ｃの
ストッパー膜８をエッチングによって除去したあと、 図６（ｊ）：その上に第５の誘電体膜９を形成する。
ストッパー膜８をエッチングによって除去したあと、 図６（ｊ）：その上に第５の誘電体膜９を形成する。
【００６２】図６（ｋ）：次に、第５の導電体膜９に第
４の導体膜１０を埋め込むための溝をエッチングして第
４の導体膜１０を埋め込み、ＣＭＰ法によって溝以外の
第４の導体膜１０を除去して、第２のダマシン配線層を
形成する。
４の導体膜１０を埋め込むための溝をエッチングして第
４の導体膜１０を埋め込み、ＣＭＰ法によって溝以外の
第４の導体膜１０を除去して、第２のダマシン配線層を
形成する。
【００６３】このようにして、第１と第２のダマシン配
線層の間の誘電体膜５ａ、５ｂの中に設けられたエアー
ギャップ７を含む多層ダマシン配線構造が得られる。
線層の間の誘電体膜５ａ、５ｂの中に設けられたエアー
ギャップ７を含む多層ダマシン配線構造が得られる。
【００６４】上述の説明は、第１と第２の２層のダマシ
ン配線構造に於て述べたが、３層以上のダマシン配線構
造についても同様の方法によって層間にエアーギャップ
が設けられた半導体装置２２が得られる。
ン配線構造に於て述べたが、３層以上のダマシン配線構
造についても同様の方法によって層間にエアーギャップ
が設けられた半導体装置２２が得られる。
【００６５】
【発明の効果】以上説明したように本発明は、多層ダマ
シン配線構造を有する半導体装置において、上下の配線
層間にエアーギャップを設けたため、上下配線間の静電
容量を、上下配線間に絶縁物を用いた場合よりも低減で
きるので、信号遅延の問題が解決されて集積回路の高性
能化に効果がある。さらにまた、エアーギャップの中に
上下を支持する複数の島状の支柱を設けることにより、
集積回路の機械的強度が補われるため、エアーギャップ
の領域を大きくできるので、線間の静電容量を広範囲に
低減できる。
シン配線構造を有する半導体装置において、上下の配線
層間にエアーギャップを設けたため、上下配線間の静電
容量を、上下配線間に絶縁物を用いた場合よりも低減で
きるので、信号遅延の問題が解決されて集積回路の高性
能化に効果がある。さらにまた、エアーギャップの中に
上下を支持する複数の島状の支柱を設けることにより、
集積回路の機械的強度が補われるため、エアーギャップ
の領域を大きくできるので、線間の静電容量を広範囲に
低減できる。
【００６６】また上下配線間のコンタクトを形成するに
際し、エアーギャップを形成する過程によってできるス
ルーホールを利用することにより、リソグラフィー工程
の節減に効果がある。
際し、エアーギャップを形成する過程によってできるス
ルーホールを利用することにより、リソグラフィー工程
の節減に効果がある。
【図１】本発明の半導体装置の第１の実施の形態の断面
図である。
図である。
【図２】図１に示す装置の製造方法を工程順を示した断
面略図である。
面略図である。
【図３】本発明の半導体装置の第２の実施の形態の断面
図である。
図である。
【図４】図３に示す装置の製造方法を工程順を示した斜
視略図である。
視略図である。
【図５】本発明の半導体装置の第３の実施の形態の断面
図である。
図である。
【図６】図５に示す装置の製造方法を工程順を示した断
面略図である。
面略図である。
【図７】従来の技術による多層配線構造を示す断面図で
ある。
ある。
１ 第１の誘電体膜 ２ 第１のストッパー膜 ３ 第２の誘電体膜 ４ 第１の導体膜 ５ 誘電体膜 ５ａ 第３の誘電体膜 ５ｂ 第４の誘電体膜 ６ 第３の導体膜／コンタクト（導体） ６ａ 第２のスルーホール ６ｂ コンタクトスルーホール ６ｃ コンタクトパターン部 ７ エアーギャップ ８ 第２のストッパー膜 ９ 第５の誘電体膜 １０ 第４の導体膜 １１ 第２の導体膜 １２ 第１のスルーホール １３ 支柱パターン １３ａ 凹パターン ２０、２１、２２ 半導体装置 ３１ 半導体基板 ３２ 絶縁膜 ３３ａ，３３ｂ 金属膜 ３４ 第１の絶縁膜 ３５ 第２の絶縁膜 ３６ 第３の絶縁膜 ３６ａ 開口 ３８ａ 閉じた空洞
Claims (8)
- 【請求項１】 多層ダマシン配線構造を具備する半導体
装置において、上下配線層間にエアーギャップを有する
ことを特徴とする半導体装置。 - 【請求項２】 前記エアーギャップによる集積回路の機
械的強度の低下を補うために、該エアーギャップの上下
間を支持する誘電体膜からなる複数の島状の支柱を有す
る、請求項１に記載の半導体装置。 - 【請求項３】 前記上下の配線層の間を連結する導体
が、前記エアーギャップを貫通しない位置に設けられ
る、請求項１又は２に記載の半導体装置。 - 【請求項４】 前記上下の配線層の間を連結する導体
が、前記エアーギャップを貫通して設けられる、請求項
１又は２に記載の半導体装置。 - 【請求項５】 前記上下の配線層の間を連結する導体
が、前記エアーギャップを形成する際に使用したスルー
ホールに設けられる、請求項４に記載の半導体装置。 - 【請求項６】 基板上に第１の誘電体膜、第１のストッ
パー膜および第２の誘電体膜を逐次形成し、 第２の誘電体膜に所定のダマシン配線用の溝を形成し、 該溝を第１の導体膜で埋め込んだ後、上面を平坦化して
第１のダマシン配線層を形成し、 該層の上に第３の誘電体膜および第２の導体膜を形成
し、 第２の導体膜のうちエアーギャップを形成するための所
定の部分を残して該導体膜を除去し、 第３の誘電体膜および第２の導体膜の残りの部分の上
に、第４の誘電体膜を形成し、 第４の誘電体膜に、第２の導体膜の残りの部分まで達す
る第１のスルーホールを開口し、 第１のスルーホールを経由してエッチングにより第２の
導体膜の残りの部分を除去して、第４の誘電体膜の中に
所定のエアーギャップを形成し、 第１のスルーホールを閉じた後、第２のスルーホールを
第１の導体膜まで開口して、該第２のスルーホールを第
３の導体膜で埋め込んでコンタクトを形成し、 次に第２のストッパー膜を形成した後、該ストッパー膜
のコンタクトパターン部を除去し、その上に第５の誘電
体膜を形成し、 第５の誘電体膜の中にダマシン配線の為の所定の溝を形
成して、該溝に第４の導体膜を埋め込み、上面を平坦化
して第２のダマシン配線層を形成する、半導体装置の製
造方法。 - 【請求項７】 前記第２の導体膜のうち、エアーギャッ
プを形成するための所定の部分を残して第２の導体膜を
除去する工程において、前記第２の導体膜の除去される
部分に、複数の島状の支柱を形成するための凹パターン
を設ける、請求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記第１のスルーホールを経由してエッ
チングにより第２の導体膜を除去してエアーギャップを
形成した後、第１のスルーホールを利用して、エッチン
グにより第３の誘電体膜に、第１の導体膜までコンタク
トスルーホールを開口し、該コンタクトスルーホールに
導体を埋め込んで上下配線層間のコンタクトを形成す
る、請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25203697A JPH1197530A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25203697A JPH1197530A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197530A true JPH1197530A (ja) | 1999-04-09 |
Family
ID=17231693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25203697A Pending JPH1197530A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197530A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191467B1 (en) * | 1998-05-08 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2003045989A (ja) * | 2001-08-02 | 2003-02-14 | Sony Corp | 半導体装置及び半導体の製造方法 |
| US9018672B2 (en) | 2012-11-26 | 2015-04-28 | Canon Kabushiki Kaisha | Semiconductor device comprising a semiconductor element having two electrodes |
| WO2020066841A1 (ja) * | 2018-09-27 | 2020-04-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、固体撮像装置及び半導体装置の製造方法 |
-
1997
- 1997-09-17 JP JP25203697A patent/JPH1197530A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191467B1 (en) * | 1998-05-08 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2003045989A (ja) * | 2001-08-02 | 2003-02-14 | Sony Corp | 半導体装置及び半導体の製造方法 |
| US9018672B2 (en) | 2012-11-26 | 2015-04-28 | Canon Kabushiki Kaisha | Semiconductor device comprising a semiconductor element having two electrodes |
| WO2020066841A1 (ja) * | 2018-09-27 | 2020-04-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、固体撮像装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630666B1 (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JP3111977B2 (ja) | 半導体装置の製造方法 | |
| JP3920590B2 (ja) | 半導体装置の製造方法 | |
| JP3448025B2 (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1197530A (ja) | 半導体装置およびその製造方法 | |
| KR100445506B1 (ko) | 반도체장치의 제조방법 | |
| JP3235581B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006294979A (ja) | 半導体装置およびその製造方法 | |
| KR100382438B1 (ko) | 콘택트 구조의 제조 방법 | |
| JP2002353303A (ja) | 半導体装置およびその製造方法 | |
| JP4101564B2 (ja) | 半導体素子及びその製造方法 | |
| KR100741874B1 (ko) | 금속-절연체-금속 구조의 커패시터를 제조하는 방법 | |
| JP3257625B2 (ja) | 半導体装置およびその製造方法 | |
| TW589717B (en) | Semiconductor device and method of fabricating the same | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JP2005005337A (ja) | Ｄｒａｍ混載半導体集積回路装置の製造方法 | |
| JP2002353304A (ja) | 半導体装置、及びその製造方法 |