KR100366612B1 - 평탄화된필드절연막을갖는반도체장치의제조방법 - Google Patents

평탄화된필드절연막을갖는반도체장치의제조방법 Download PDF

Info

Publication number
KR100366612B1
KR100366612B1 KR1019950042331A KR19950042331A KR100366612B1 KR 100366612 B1 KR100366612 B1 KR 100366612B1 KR 1019950042331 A KR1019950042331 A KR 1019950042331A KR 19950042331 A KR19950042331 A KR 19950042331A KR 100366612 B1 KR100366612 B1 KR 100366612B1
Authority
KR
South Korea
Prior art keywords
insulating film
field insulating
layer
semiconductor device
field isolation
Prior art date
Application number
KR1019950042331A
Other languages
English (en)
Other versions
KR970030639A (ko
Inventor
박용현
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019950042331A priority Critical patent/KR100366612B1/ko
Publication of KR970030639A publication Critical patent/KR970030639A/ko
Application granted granted Critical
Publication of KR100366612B1 publication Critical patent/KR100366612B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

평탄화된 필드 절연막을 갖는 반도체 장치의 제조방법을 제공한다. 본 발명은 반도체 기판 상에 패드 산화막과 질화막을 순차적으로 형성한 후 상기 질화막을 패터닝하여 질화막 패턴을 형성한다. 상기 반도체 기판을 산화시켜 필드 절연막을 형성한 후 상기 반도체 기판에 형성된 질화막 패턴 및 패드 산화막을 제거한다. 다음에, 상기 필드 절연막을 노출하는 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴을 식각 마스크로 상기 필드 절연막을 화학적 또는 물리적 방법으로 그 표면을 식각하여 평탄화된 필드 절연막을 형성한다. 이어서, 상기 평탄화된 필드 절연막을 갖는 상기 반도체 기판에 게이트 전극 및 다층구조의 배선층을 형성한다. 본 발명은 평탄화된 필드 절연막을 구비하여 그 위에 형성되는 배선층의 단차를 크게 낮추어 제조수율을 향상시킬 수 있다.

Description

평탄화된 필드 절연막을 갖는 반도체 장치의 제조방법
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 평탄화된 필드 절연막을 갖는 반도체 장치의 제조방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 셀 크기는 작아지고, 금속배선의 피치는 감소하게 되었다. 이러한 금속배선 피치의 감소는 배선 저항의 증가 및 인접 배선간에 형성되는 정전 용량의 증가 현상을 유발하게 되어 저저항을 가지는 배선층을 요구하게 되었으며, 배선 저항 및 인접 배선간에 형성되는 정전 용량의 증가에 따른 소자의 동작 속도가 감소하는 문제점을 해결하기 위해 다층 배선 구조가 이용되고 있다.
이러한 다층 배선 구조를 갖는 반도체 소자는 제1 배선층 패턴 위에 제2 배선층의 패턴 형성을 가능하게 하기 위해 평탄화된 층간절연막을 사용한다. 여기서, 평탄화된 층간절연막을 갖는 반도체 장치를 설명한다.
제l도는 종래 기술에 의하여 평탄화된 층간절연막을 갖는 반도체 장치의 단면도이다.
제l도에서, 반도체 기판(1) 상에 국부산화법(LOCOS:Local Oxidation of Silicon)에 의하여 형성된 필드 절연막(3)으로 액티브 영역이 한정되어 있으며, 상기 액티브 영역이 형성된 반도체 기판에 게이트 전극(5)이 형성되어 있고, 상기 게이트 전극(5)을 절연하고 제1 콘택홀을 갖는 절연막(7)이 형성되어 있고, 상기 제1 콘택홀을 통하여 게이트 전극(5) 및 반도체 기판(1)과 연결되는 제1 금속배선층(9)이 마련되어 있다. 또한, 상기 제1 금속배선층(9) 상에 제2 콘택홀을 갖는 평탄화된 층간절연막(11)이 형성되어 있고, 상기 제2 콘택홀을 통해 상기 제1 금속층(9)과 접속되는 제2 금속층(13)이 마련되어 있다.
상술한 바와 같은 평탄화된 층간절연막을 갖는 다층 구조의 반도체 소자에 있어서, 반도체 소자가 점점 더 고집적화되고 다충 구조가 3층, 4층 등으로 커질수록 단차가 높아지고 굴곡이 심해진다. 이렇게 되면 최상의 금속배선의 형성시 금속배선이 끊기거나 단락되는 빈도가 높아져 제조수율이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 단차가 감소된 다층 구조의 배선층을 갖는 반도체 장치의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 반도체 장치의 제조방법은 반도체기판 상에 패드 산화막과 질화막을 순차적으로 형성한 후 상기 질화막을 패터닝하여 질화막 패턴을 형성한다. 상기 반도체 기판을 산화시켜 필드 절연막을 형성한 후 상기 반도체 기판에 형성된 질화막 패턴 및 패드 산화막을 제거한다. 다음에, 상기 필드 절연막을 노출하는 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴을 식각 마스크로 상기 필드 절연막을 화학적 또는 물리적 방법으로 그 표면을 식각하여 평탄화된 필드 절연막을 형성한다. 이어서, 상기 평탄화된 필드 절연막을 갖는 상기 반도체 기판에 게이트 전극 및 다층구조의 배선층을 형성한다.
상기 평탄화된 필드 절연막은 상기 필드 절연막을 그라인딩 또는 폴리싱하여 얻어질 수 있다. 상기 필드 절연막은 국부산화법에 의하여 형성할 수 있다.
본 발명의 반도체 소자는 평탄화된 필드 절연막을 구비하여 그 위에 형성되는 배선층의 단차를 크게 낮추어 제조수율을 향상시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명에 의하여 평탄화된 필드 절연막을 갖는 반도체 장치의 단면도이다.
제2도에서, 반도체 기판(11) 상에 국부산화법(LOCOS:Local Oxidation of Silicon)에 의하여 형성된 필드 절연막(13)으로 액티브 영역이 한정되어 있으며, 상기 액티브 영역이 형성된 반도체 기판(11) 상에 게이트 전극(15)이 형성되어 있고, 상기 게이트 전극을 절연하고 제1 콘택홀을 갖는 절연막(17)이 형성되어 있고, 상기 제1 콘택홀을 통하여 게이트 전극(15)과 접속되는 제1 금속배선층(19)이 마련되어 있다. 또한, 상기 제1 금속배선층(19) 상에 제2 콘택홀을 갖는 평탄화된 층간절연막(21)이 형성되어 있고, 상기 제2 콘택홀을 통해 상기 제1 금속 배선층(19)과 접속되는 제2 금속배선층(23)이 형성되어 있다.
그런데, 본 발명은 종래 기술과 다르게 필드 절연막(13)의 표면이 평탄하게 되어 있다. 이렇게 되면, 상기 평탄화된 필드 절연막(13)을 갖는 반도체 기판(11) 상에 형성되는 절연막(17), 층간절연막(21), 제1 금속배선층(19) 및 제2 금속배선층(23)이 단차가 크게 감소된 형태로 형성된다.
제3도 내지 제5도는 상기 제2도에 도시한 반도체 장치의 제조방법의 일예를 나타낸 단면도들이다.
제3도는 반도체 기판(11) 상에 필드 절연막(12)을 형성하여 액티브 영역을 한정하는 단계를 나타낸다.
제3도에서, 반도체 기판(11), 예컨대 실리콘 기판 상에 패드산화막(31)과 질화막을 순차적으로 적층 형성한 다음, 필드영역 위의 상기 질화막을 사진식각공정으로 패터닝하여 질화막 패턴(33)을 형성한다. 그 다음, 상기 필드영역의 실리콘 기판을 산화시켜 필드 절연막(12)을 형성한 후 상기 기판에 형성된 질화막 패턴(33) 및 패드 산화막(31)을 제거한다.
제4도는 필드 절연막(12)을 노출하는 포토레지스트 패턴(25)을 형성하는 단계를 나타낸다.
제4도에서, 상기 필드 절연막(12)이 형성된 기판(11)의 전면에 포토레지스트막을 형성한 후 패터닝하여 상기 필드 절연막(12)을 노출하는 포토레지스트 패턴(25)을 형성한다.
제5도는 평탄화된 필드 절연막(13)을 형성하는 단계를 나타낸다.
제5도에서, 상기 포토레지스트 패턴(25)을 식각 마스크로 상기 필드 절연막(12)을 화학적인 방법, 예컨대 습식 또는 건식방법으로 식각한다.
이렇게 되면, 상기 필드 절연막(12)은 평탄화되어, 그 표면이 평탄화된 필드 절연막(13)이 형성된다.
본 실시예에서는 필드 절연막(12)을 식각하여 평탄화된 필드 절연막(13)을 형성하였으나, 상기 필드 절연막(12)을 물리적인 방법, 예컨대 그라인딩(grinding) 또는 폴리싱(polishing)하여 평탄화된 필드 절연막(13)을 형성할 수 도 있다.
다음에, 상기 평탄화된 필드 절연막(13)이 형성된 기판에 제2도에 도시한 바와 같이 게이트 전극(15), 절연막(17), 제1 금속배선층(19), 층간절연막(21) 및 제2 금속배선층(23)을 형성하여 본 발명에 의한 다층구조의 반도체 소자를 완성한다.
상술한 바와 같이 본 발명의 반도체 소자는 평탄화된 필드 절연막을 구비하여 그 위에 형성되는 배선층의 단차를 크게 낮추어 제조수율을 항상시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당분야의 통상의 지식을 가진 자에 의한 디양한 응용이 가능함은 물론이다.
제l도는 종래 기술에 의한 반도체 장치의 단면도이다.
제2도는 본 발명에 의하여 평탄화된 필드 절연막을 갖는 반도체 장치의 단면도이다.
제3도 내지 제5도는 상기 제2도에 도시한 반도체 장치의 제조방법의 일예를 나타낸 단면도들이다.

Claims (3)

  1. 반도체 기판 상에 패드 산화막과 순차적으로 형성하는 단계;
    상기 질화막을 패터닝하여 질화막 패턴을 형성하는 단계;
    상기 반도체 기판을 산화시켜 필드 절연막을 형성하는 단계;
    상기 반도체 기판에 형성된 질화막 패턴 및 패드 산화막을 제거하는 단계;
    상기 필드 절연막을 노출하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 필드 절연막을 화학적 또는 물리적 방법으로 그 표면을 식각하여 평탄화된 필드 절연막을 형성하는 단계; 및
    상기 평탄화된 필드 절연막을 갖는 상기 반도체 기판에 게이트 전극 및 다층구조의 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 평탄화된 필드 절연막은 상기 필드 절연막을 그라인딩 또는 폴리싱하여 얻어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 필드 절연막은 국부산화법에 의하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019950042331A 1995-11-20 1995-11-20 평탄화된필드절연막을갖는반도체장치의제조방법 KR100366612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042331A KR100366612B1 (ko) 1995-11-20 1995-11-20 평탄화된필드절연막을갖는반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042331A KR100366612B1 (ko) 1995-11-20 1995-11-20 평탄화된필드절연막을갖는반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR970030639A KR970030639A (ko) 1997-06-26
KR100366612B1 true KR100366612B1 (ko) 2003-03-03

Family

ID=37491125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042331A KR100366612B1 (ko) 1995-11-20 1995-11-20 평탄화된필드절연막을갖는반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100366612B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893054B1 (ko) * 2002-07-05 2009-04-15 매그나칩 반도체 유한회사 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010829A (ko) * 1990-11-17 1992-06-27 김광호 반도체장치의 필드산화막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010829A (ko) * 1990-11-17 1992-06-27 김광호 반도체장치의 필드산화막 형성방법

Also Published As

Publication number Publication date
KR970030639A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US6413847B1 (en) Method of forming dummy metal pattern
KR100366612B1 (ko) 평탄화된필드절연막을갖는반도체장치의제조방법
KR100644525B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법
KR20040069809A (ko) 박막 커패시터 제조 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100313604B1 (ko) 반도체장치의 절연층 평탄화 방법
KR100485157B1 (ko) 반도체 소자의 다층 금속배선 및 그 형성 방법
KR920007824B1 (ko) 반도체 소자의 접속장치
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR960006703B1 (ko) 반도체 소자의 배선 제조방법
KR20040087045A (ko) 반도체소자의 제조방법
KR100414951B1 (ko) 반도체소자의플러그형성방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR100399934B1 (ko) 반도체장치의콘택형성방법
KR19980040661A (ko) 커패시터의 하부 전극 형성 방법
KR20010061518A (ko) 반도체 소자의 제조 방법
KR20000045910A (ko) 반도체 소자의 퓨즈 박스 제조 방법
JPH0936222A (ja) 半導体装置及びその製造方法
KR980011909A (ko) 반도체 장치의 콘택 형성방법
KR20060069567A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee