KR920010829A - 반도체장치의 필드산화막 형성방법 - Google Patents

반도체장치의 필드산화막 형성방법 Download PDF

Info

Publication number
KR920010829A
KR920010829A KR1019900018656A KR900018656A KR920010829A KR 920010829 A KR920010829 A KR 920010829A KR 1019900018656 A KR1019900018656 A KR 1019900018656A KR 900018656 A KR900018656 A KR 900018656A KR 920010829 A KR920010829 A KR 920010829A
Authority
KR
South Korea
Prior art keywords
oxide film
nitride film
film
spacer
field
Prior art date
Application number
KR1019900018656A
Other languages
English (en)
Other versions
KR930011458B1 (ko
Inventor
백원식
장택용
최원택
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900018656A priority Critical patent/KR930011458B1/ko
Priority to JP3076985A priority patent/JP2812811B2/ja
Priority to FR9103320A priority patent/FR2669467B1/fr
Priority to ITMI910735A priority patent/IT1245795B/it
Priority to DE4109184A priority patent/DE4109184C2/de
Priority to GB9105923A priority patent/GB2249867B/en
Priority to US07/674,238 priority patent/US5472905A/en
Publication of KR920010829A publication Critical patent/KR920010829A/ko
Application granted granted Critical
Publication of KR930011458B1 publication Critical patent/KR930011458B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음

Description

반도체장치의 필드산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 내지 제4I도는 본 발명에 의한 필드산화막 형성 공정의 일실시예를 나타낸 공정순서도.

Claims (10)

  1. 반도체기판상에 패드산화막을 열적성장시키고 이 패드산화막위에 질화막을 침적시키는 공정, 상기 침적공정이후, 소자형성 영역과 필드영역을 한정하기 위해 필드영역의 질화막을 제거하는 공정, 상기 필드영역의 질화막제거이후, 남겨진 질화막의 측벽에 스페이서를 형성하는 공정, 상기 스페이서 형성공정이후, 상기 스페이서를 마스크로 사용하여 필드영역에 불순물을 도포하는 공정, 상기 불순물 도포공정이후, 상기 필드영역내에 노출된 기판을 열산화시켜 필드산화막을 성장시키는 공정, 상기 남겨진 질화막을 제거하고 에치백 공정에 의해 상기 필드산화막의 단차를 감소시키는 공정을 구비하여서 된 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  2. 반도체기판상에 패드산화막을 열적성장시키고 이 패드산화막위에 질화막을 침적시키는 공정, 상기 침적공정이후, 소자형성 영역과 필드영역을 한정하기 위해 필드영역의 질화막을 제거하는 공정, 상기 필드영역의 질화막제거이후, 남겨진 질화막의 측벽에 스페이서를 형성하는 공정, 상기 스페이서 형성공정이후, 상기 스페이서를 마스크로 사용하여 필드영역에 불순물을 도포하는 공정, 상기 불순물 도포공정이후, 상기 필드영역내에 노출된 기판을 열산화시켜 필드산화막을 성장시키는 공정, 상기 필드산화막 성장공정이후, 결과물의 전표면에 절연막을 침적시키는 공정, 상기 절연막 침적공정이후, 상기 절연막의 이방성 식각을 진행하여 상기 필드산화막의 상부를 평탄화시키는 에치백공정, 상기 에치백 공정이후, 상기 남겨진 질화막을 제거하고 결과물의 전표면에 이방성 식각을 진행하여 상기 필드산화막의 단차를 감소시키는 공정을 구비하여서 된 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  3. 제2항에 있어서, 상기 스페이서는 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  4. 제2항에 있어서, 상기 스페이서의 크기는 상기 질화막의 두께로 조절하는 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  5. 제4항에 있어서, 상기 질화막의 두께는 1000Å∼4000Å으로 하는 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  6. 반도체기판상에 패드산화막을 열적성장시키고 이 패드산화막위에 폴리실리콘막 및 질화막을 순차적으로 침적시키는 공정, 상기 침적공정이후, 소자형성 영역과 필드영역을 한정하기 위해 필드영역의 질화막을 제거하는 공정, 상기 필드영역의 질화막제거이후, 남겨진 질화막의 측벽에 스페이서를 형성하는 공정, 상기 스페이서 형성 공정이후, 상기 스페이서를 마스크로 사용하여 필드영역에 불순물을 도포하는 공정, 상기 불순물 도포공정이후, 상기 필드영역내에 노출된 기판을 열산화시켜 필드산화막을 성장시키는 공정, 상기 남겨진 질화막 및 폴리실리콘막을 제거하고 에치백 공정에 의해 상기 필드산화막의 단차를 감소시키는 공정을 구비하여서 된 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  7. 반도체기판상에 패드산화막을 열적성장시키고 이 패드산화막위에 폴리실리콘막 및 질화막을 순차적으로 침적시키는 공정, 상기 침적공정 이후, 소자형성 영역과 필드영역을 한정하기 위해 필드영역의 질화막을 제거하는 공정, 상기 필드영역의 질화막제거이후, 남겨진 질화막의 측벽에 스페이서를 형성하는 공정, 상기 스페이서 형성공정이후, 상기 스페이서를 마스크로 사용하여 필드영역에 불순물을 도포하는 공정, 상기불순물 도포공정이후, 상기 필드영역내에 노출된 기판을 열산화시켜 필드산화막을 성장시키는 공정, 상기 필드산화막 성장공정이후, 결과물의 전표면에 절연막을 침적시키는 공정, 상기 절연막 침적공정이후, 상기 절연막의 이방성 식각을 진행하여 상기 필드산화막의 상부를 평타화시키는 에치백공정, 상기 에치백 공정이후, 상기 남겨진 질화막 및 폴리실리콘막을 제거하고 결과물의 전표면에 이방성 식각을 진행하여 상기 필드산화막의 단차를 감소시키는 공정을 구비하여서 된 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  8. 제7항에 있어서, 상기 스페이서는 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  9. 제7항에 있어서, 상기 스페이서의 크기는 상기 질화막의 두께로 조절하는 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
  10. 제9항에 있어서, 상기 질화막의 두께는 1000Å∼4000Å으로 하는 것을 특징으로 하는 반도체장치의 필드산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900018656A 1990-11-17 1990-11-17 반도체장치의 필드산화막 형성방법 KR930011458B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019900018656A KR930011458B1 (ko) 1990-11-17 1990-11-17 반도체장치의 필드산화막 형성방법
JP3076985A JP2812811B2 (ja) 1990-11-17 1991-03-15 半導体装置のフィールド酸化膜形成方法
FR9103320A FR2669467B1 (fr) 1990-11-17 1991-03-19 Procede de formation d'une couche d'oxyde de champ d'un dispositif a semi-conducteur.
ITMI910735A IT1245795B (it) 1990-11-17 1991-03-19 Procedimento per la formazione di uno strato di ossido di campo di un dispositivo a semiconduttore
DE4109184A DE4109184C2 (de) 1990-11-17 1991-03-20 Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
GB9105923A GB2249867B (en) 1990-11-17 1991-03-20 Method for forming field oxide layer of semiconductor device
US07/674,238 US5472905A (en) 1990-11-17 1991-03-25 Method for forming a field oxide layer of a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018656A KR930011458B1 (ko) 1990-11-17 1990-11-17 반도체장치의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR920010829A true KR920010829A (ko) 1992-06-27
KR930011458B1 KR930011458B1 (ko) 1993-12-08

Family

ID=19306174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018656A KR930011458B1 (ko) 1990-11-17 1990-11-17 반도체장치의 필드산화막 형성방법

Country Status (7)

Country Link
US (1) US5472905A (ko)
JP (1) JP2812811B2 (ko)
KR (1) KR930011458B1 (ko)
DE (1) DE4109184C2 (ko)
FR (1) FR2669467B1 (ko)
GB (1) GB2249867B (ko)
IT (1) IT1245795B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366612B1 (ko) * 1995-11-20 2003-03-03 삼성전자 주식회사 평탄화된필드절연막을갖는반도체장치의제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
US5670412A (en) * 1995-07-25 1997-09-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5882985A (en) * 1995-10-10 1999-03-16 Advanced Micro Devices, Inc. Reduction of field oxide step height during semiconductor fabrication
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5777370A (en) 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US5652177A (en) * 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
US6087239A (en) 1996-11-22 2000-07-11 Micron Technology, Inc. Disposable spacer and method of forming and using same
US5851901A (en) * 1997-04-11 1998-12-22 Advanced Micro Devices Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
JPH11214384A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
US5880006A (en) * 1998-05-22 1999-03-09 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US7230745B1 (en) * 2002-04-08 2007-06-12 Captaris, Inc. Document transmission and routing with recipient control, such as facsimile document transmission and routing
US20230319159A1 (en) * 2005-10-31 2023-10-05 Treber Rebert Queue processor for document servers
US20070177195A1 (en) * 2005-10-31 2007-08-02 Treber Rebert Queue processor for document servers
US7653185B2 (en) * 2005-10-31 2010-01-26 Open Text Corporation Universal document transport
CA2659607C (en) 2006-08-02 2017-12-05 Captaris, Inc. Configurable document server

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710246A (en) * 1980-03-06 1982-01-19 Toshiba Corp Manufacture of semiconductor device
JPS5735341A (en) * 1980-08-12 1982-02-25 Toshiba Corp Method of seperating elements of semiconductor device
JPS58147041A (ja) * 1982-02-24 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
JPS6050939A (ja) * 1983-08-30 1985-03-22 Toshiba Corp 半導体装置の製造方法
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox
JPS62232143A (ja) * 1986-04-01 1987-10-12 Toshiba Corp 半導体装置の製造方法
KR880008448A (ko) * 1986-12-17 1988-08-31 강진구 측면 격리 소자 분리방법
EP0284456B1 (en) * 1987-02-24 1991-09-25 STMicroelectronics, Inc. Pad oxide protect sealed interface isolation process
JPS63302536A (ja) * 1987-06-02 1988-12-09 Sanyo Electric Co Ltd 素子分離領域の形成方法
JPH0198246A (ja) * 1987-10-12 1989-04-17 Sony Corp 半導体装置の製造方法
JPH01256147A (ja) * 1988-04-05 1989-10-12 Sharp Corp 半導体装置の製造方法
JPH01282839A (ja) * 1988-05-09 1989-11-14 Nec Corp 素子分離の製造方法
JPH088298B2 (ja) * 1988-10-04 1996-01-29 沖電気工業株式会社 半導体素子の製造方法
JPH02117150A (ja) * 1988-10-27 1990-05-01 Nec Corp 半導体装置の製造方法
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366612B1 (ko) * 1995-11-20 2003-03-03 삼성전자 주식회사 평탄화된필드절연막을갖는반도체장치의제조방법

Also Published As

Publication number Publication date
ITMI910735A1 (it) 1992-09-19
FR2669467B1 (fr) 1997-07-04
KR930011458B1 (ko) 1993-12-08
ITMI910735A0 (it) 1991-03-19
JP2812811B2 (ja) 1998-10-22
GB2249867B (en) 1995-04-05
GB9105923D0 (en) 1991-05-08
GB2249867A (en) 1992-05-20
DE4109184A1 (de) 1992-05-21
FR2669467A1 (fr) 1992-05-22
DE4109184C2 (de) 1995-12-21
JPH04234146A (ja) 1992-08-21
US5472905A (en) 1995-12-05
IT1245795B (it) 1994-10-18

Similar Documents

Publication Publication Date Title
KR920010829A (ko) 반도체장치의 필드산화막 형성방법
KR940009759A (ko) 반도체 장치의 필드 산화막 형성 방법
KR920018893A (ko) 반도체장치의 소자분리방법
KR970013204A (ko) 스페이서를 이용한 트렌치 형성방법
JPS6428962A (en) Semiconductor device and manufacture thereof
KR930018690A (ko) 반도체장치의 제조방법
KR920008890A (ko) 반도체장치의 소자분리막 제조방법
KR0172810B1 (ko) Ldd 트랜지스터 제조방법
KR950005044B1 (ko) 열적산화막을 이용한 측벽스페이서 형성방법
KR920007181A (ko) 앤-모스 ldd트랜지스터의 제조방법
KR970024270A (ko) 금속-샐리사이드 구조를 갖는 반도체장치의 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR970052987A (ko) 반도체장치의 웰(well) 형성방법
KR940009761A (ko) 반도체 장치의 필드 산화막 제조 방법
KR950021378A (ko) 반도체 소자의 소자분리막 형성 방법
JPS5596652A (en) Method of fabricating semiconductor device
KR920010744A (ko) 소자격리방법
KR920015507A (ko) 반도체장치의 소자격리방법
KR940010181A (ko) 반도체장치의 얕은 접합 형성방법
KR930003352A (ko) 트렌치 구조를 갖는 반도체 장치 및 그의 형성방법
KR940016944A (ko) 실리콘 질화막을 사용한 얕은 접합 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR960026151A (ko) 반도체장치의 얇은 접합형성방법
KR920005373A (ko) 수직모스 트랜지스터 제조방법
KR920013662A (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee