KR930018690A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR930018690A KR930018690A KR1019920002812A KR920002812A KR930018690A KR 930018690 A KR930018690 A KR 930018690A KR 1019920002812 A KR1019920002812 A KR 1019920002812A KR 920002812 A KR920002812 A KR 920002812A KR 930018690 A KR930018690 A KR 930018690A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- semiconductor device
- manufacturing
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 제조 방법에 관한 것으로 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막을 식각하여 상기 반도체기판의 소자형성영역을 노출시키는 공정과, 상기 식각된 제1절연막의 내벽에 표면이 매끄러운 스페이서를 형성하는 공정과, 상기 노출된 반도체기판을 통하여 에피택셜층을 선택적으로 성장시키는 공정을 구비하여 이루어지는 것을 특징으로 한다.
따라서 본 발명에 따른 반도체장치의 제조방법은 종래의 SEG기술에서의 문제점인 소자분리영역과 소장형성영역간의 계면 결함을 제거하여 실제 반도체소장의 생산에 SEG 기술을 적용 가능하게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명에 따른 반도체장치의 소자분리영역의 형성공정을 도시한 공정순서도.
Claims (4)
- 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막을 식각하여 상기 반도체기판의 소자형성영역을 노출시키는 공정과, 상기 식각된 제1절연막의 내벽에 표면이 매끄러운 스페이서를 형성하는 공정, 상기 노출된 반도체기판을 통하여 에피택셜층을 선택적으로 성장시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 스페이서를 형성하는 공정은, 상기 제1절연막 식각 공정 후 결과물 전면에 제1절연막을 형성하는 공정과, 상기 제2절연막을 에치 백하여 상기 식각된 제1절연막 내벽에 스페이서를 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항 또는 제2항의 어느 한 항에 있어서, 상기 제2절연막은 HTO막이거나, 또는 비정질실리콘을 도포한후 이 비정질실리콘을 산화시켜 형성된 산화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 제2절연막은 500Å~2000Å정도의 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002812A KR940009579B1 (ko) | 1992-02-24 | 1992-02-24 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002812A KR940009579B1 (ko) | 1992-02-24 | 1992-02-24 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018690A true KR930018690A (ko) | 1993-09-22 |
| KR940009579B1 KR940009579B1 (ko) | 1994-10-15 |
Family
ID=19329423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002812A KR940009579B1 (ko) | 1992-02-24 | 1992-02-24 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009579B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020002543A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 소자분리막 형성 방법 |
| KR100911984B1 (ko) * | 2002-12-26 | 2009-08-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685581B1 (ko) * | 2000-12-11 | 2007-02-22 | 주식회사 하이닉스반도체 | 소자분리막 형성 방법 |
| KR100923761B1 (ko) * | 2002-12-24 | 2009-10-27 | 매그나칩 반도체 유한회사 | 얕은 트렌치 아이솔레이션의 형성방법 |
-
1992
- 1992-02-24 KR KR1019920002812A patent/KR940009579B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020002543A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 소자분리막 형성 방법 |
| KR100911984B1 (ko) * | 2002-12-26 | 2009-08-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009579B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001352A (ko) | 트렌치 소자분리막 제조방법 | |
| KR970024021A (ko) | 반도체 장치의 제조 방법(method of manufacturing a semiconductor device) | |
| KR950015715A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR970013204A (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| KR930018690A (ko) | 반도체장치의 제조방법 | |
| KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| KR950029850A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
| KR970053475A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR920017173A (ko) | 필드산화막 제조방법 | |
| KR970008482A (ko) | 반도체 장치 소자분리 방법 | |
| KR970053423A (ko) | 반도체 소자의 소자 분리 절연막 제조방법 | |
| KR970053396A (ko) | 고집적 반도체 소자의 소자분리 산화막 제조방법 | |
| KR970053462A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR960005937A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR920010824A (ko) | 반도체 장치의 소자격리방법 | |
| KR920013662A (ko) | 다양한 로컬폴리 산화물을 이용한 격리의 제조방법 | |
| KR970003469A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR930017137A (ko) | 반도체 장치의 소자분리방법 | |
| KR930020634A (ko) | 반도체장치의 소자분리방법 | |
| KR970053412A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970030644A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |