KR100923761B1 - 얕은 트렌치 아이솔레이션의 형성방법 - Google Patents

Abstract

본 발명은 트렌치 영역에 평탄화 산화막 층을 증착하는 것이 아닌 폴리층을 패턴 진행하여 폴리층을 산화시킨 후에 노출된 실리콘 기판에 SEG(silicon epitaxial growth)를 성장시켜 성장된 SEG를 능동영역으로 사용함으로써, 종래의 평탄화 산화막을 증착할 때 트렌치 영역의 내부의 공극현상 등을 방지하며 플래너 마스크 및 PL 식각 등을 수행하지 않아도 되기 때문에 마이크로 트렌치가 발생하지 않아서 능동영역이 공격을 받지 않는 STI의 형성방법을 제공하는 것이다. STI의 형성방법은 소정의 하부구조가 형성된 기판 상에 초기 산화막, 폴리층 및 포토레지스트층을 연속하여 형성한 후 소정 형상으로 포토레지스트를 패터닝하여 소정형상의 패터닝된 포토레지스트를 형성하는 단계와, 소정 형상의 포토레지스트를 마스크로 이용하여 폴리층을 식각하는 단계와, 식각된 폴리층의 측면에 질화막을 형성하는 단계와, 폴리층을 산화하여 폴리층을 산화막의 성질로 변형시키는 단계와, 질화막을 제거하고 개방된 기판 상에 SEG막을 형성하는 단계를 포함한다.

폴리층, SEG, STI, 산화공정

Description

얕은 트렌치 아이솔레이션의 형성방법{METHOD FOR FORMING SHALLOW TRENCH ISOLATION}

도 1a 내지 1e는 종래 기술에 의한 STI를 형성하는 공정을 도시한 단면도들이다.

도 2는 종래 기술에 의해 마이크로 트렌치가 심하게 발생되는 것을 도시한 그림이다.

도3a 내지 도3e는 본 발명의 바람직한 실시예에 따른 STI를 형성하는 방법을 도시한 단면도들이다.

- 도면의 주요부분에 대한 부호의 설명 -

210 : 실리콘 기판 211 : 초기 산화막

212 : 폴리 패턴층 213 : 포토레지스트층

220 : 질화막 230 : 산화막

250 : SEG 산화막

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 얕은 트렌치 아이솔레이션(shallow trench isolation; STI)를 형성하는 방법에 관한 것이다.

현재의 반도체 소자 제조 공정 중에서 전형적인 아이솔레이션 공정인 STI 공정을 진행하는 방법을 도 1a 내지 1e에 도시하였다.

먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(10) 상에 패드 산화막(도시하지 않음), 질화막(14)을 연속하여 증착한다. 그리고, 질화막(14) 상에 포토레지스트를 도포한 후, 패터닝 공정을 수행하여 다수의 트렌치 (12)를 실리콘 기판(10) 상에 형성한다.

도 1b에 도시한 바와 같이, 다수의 트렌치(12)를 구비하는 실리콘 기판(10)상에 산화물질을 증착하여 트렌치(12) 영역을 충진하여 질화막(14)의 상부면 보다도 높게 형성한다. 트렌치(12) 영역을 매립한 산화물질은 후속 공정에서 형성될 소자간의 절연막 역할을 할 일종의 필드 산화막(field oxide)가 된다. 한편, 질화막(14)이 형성된 영역은 나중에 활성영역으로 된다.

이어서, 도 1c에 도시한 바와 같이, 트렌치(12) 영역의 산화막(16)보다 활성영역의 산화막(16)의 두께가 더욱 두껍게 형성되기 때문에 바로 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 진행하게 되면 필드 부위로 디슁(dishing)이 심하게 발생하여 평탄화가 제대로 이루어지지 않게 되는 문제점을 유발하게 된다. 따라서, 포토레지스트를 도포하여 패터닝 공정을 수행하여 산화막(16)이 두껍게 형성된 활성영역은 개방하고 필드영역은 식각이 진행되지 않도록 개방하지 않도록 함으로써, PL 마스크(17)을 형성한다.

도 1c에서 도시한 18 부분과 같이 PL 마스크(17)가 패터닝되어 나중에 PL 식각을 진행하게 되면 18 부분에서 플라즈마 이온들이 집중이 되어 마이크로 트렌치가 심해지는 문제점을 유발하게 된다.

한편, 도 2에 따르면, CHF₃/CF₄/O₂/Ar으로 조합하여 이루어진 활성화된 플라즈마로 활성영역을 식각하여 진행한 후에 마이크로 트렌치가 심화된 것을 나타낸다. 이는 도 1c에서 설명한 바와 같이 18 부분에 플라즈마 이온들이 집중되기 때문이다. 이러한 공정은 필드영역과 단차를 줄이기 위하여 진행하는 것이며, 이들 가스의 조합에는 C와 F를 주성분으로 하는 CxFy, 즉, CF₄, C2F₆, C₄F₈ , C₅F₈등을 포함할 수 있다.

다음 단계에서, 도 1d에 도시한 바와 같이, CMP 공정을 진행하여 질화막(14)의 상부가 개방될 때까지 평탄화를 진행한다.

이러한 결과, 질화막(14)을 제거할 때, 도 1e에 도시된 바와 같이, 질화막(14)의 부위에 발생된 공격(attack)으로 인하여 활성영역이 공격받게되는 문제점을 갖게된다.

STI(24)의 단차를 줄이기 위하여 PL 마스크 및 PL 식각(보다 상세하게는, 포 토레지스트의 제거, 세정 공정)등의 단계를 진행하므로 해서 공정의 단계가 많아지게 되고, 이로 인하여 PL 마스크 및 PL 식각이 진행되면 마이크로 트렌치 등이 발생하게 되어 능동영역에 심한 손상이 일어나게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 트렌치 영역에 평탄화 산화막 층을 증착하는 것이 아닌 폴리층을 패턴 진행하여 폴리층을 산화시킨 후에 노출된 실리콘 기판에 SEG(silicon epitaxial growth)를 성장시켜 성장된 SEG를 능동영역으로 사용함으로써, 종래의 평탄화 산화막을 증착할 때 트렌치 영역의 내부의 공극현상 등을 방지하며 플래너 마스크(planar mask; PL mask) 및 PL 식각 등을 수행하지 않아도 되기 때문에 마이크로 트렌치가 발생하지 않아서 능동영역이 공격을 받지 않는 얕은 트렌치 아이솔레이션(shallow trench isolation; STI)의 형성방법을 제공하는 것이다.

상기와 같은 목적을 실현하기 위한 본 발명은 하부구조가 형성된 기판 상에 초기 산화막, 폴리층 및 포토레지스트층을 연속하여 형성한 후 포토레지스트를 패터닝하여 패터닝된 포토레지스트를 형성하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리층을 식각하는 단계와, 상기 식각된 폴리층의 측면에 질화막을 형성하는 단계와, 상기 폴리층을 산화하여 상기 폴리층을 산화막의 성질로 변형시키는 단계와, 상기 질화막을 제거하고 개방된 기판 상에 SEG(silicon epitaxial growth)막을 형성하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션(shallow trench isolation; STI)의 형성방법을 제공한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도 3a 내지 도 3e는 본 발명에 의한 STI의 형성방법을 나타낸 단면도들이다.

먼저, 도 3a에 도시된 바와 같이, 소정의 하부구조가 형성된 실리콘 기판(210) 상에 초기 산화막(211)을 증착한 후, 초기 산화막(211) 상에 폴리층(212) 및 포토레지스트층(213)을 연속하여 증착한다. 이어서, 포토레지스트층(213)을 소정 형상으로 패터닝하여 소정 형상으로 패터닝된 포토레지스트층(213)을 얻는다. 초기 산화막(211)은 후속 공정에서 웨이퍼(wafer)가 스트레스(stress)를 받지 않도록 하기 위하여 사용되는 것이다.

도 3b에 도시된 바와 같이, 패턴된 포토레지스트층(213)을 장벽(barrier)로 이용하여 패터닝을 진행하여 폴리 패턴층(212)을 형성한 후에 질화 물질을 증착하여 폴리 패턴층(212)을 감싸도록 질화막(220)을 형성한다. 본 발명의 바람직한 실시예에 따르면 폴리층을 패터닝하는 공정에서 Cl₂가스, O₂가스 및 Ar가스의 조합, 또는 Cl₂가스, HBr가스, He가스, O₂가스, 및 Ar가스의 조합으로 활성화된 플라즈마를 이용하여 식각을 진행하여 폴리 패턴층(212)를 형성한다. 그리고 나서, 화학적 기계적 연마(chemical mechanical polishing; CMP)를 진행하여 폴리 패턴층(212)의 상부에 있는 질화막(220)을 제거한다. 따라서, 폴리 패턴층(212)의 측면 부위에는 질화막(220)이 남아있게 되는데 이 질화막(220)은 나중에 폴리 패턴층(212)을 산화시킬 때 수평방향으로 산화되는 것을 방지하는 중요한 역할을 담당하게 된다.

도 3c에 도시된 바와 같이, 폴리 패턴층(212)의 측면 부위에 남겨진 질화막(220)을 장벽으로 폴리 패턴층(212)을 산화하여 폴리 패턴층(212)을 산화물의 성질을 갖도록 변형시킨다. 본 발명의 바람직한 실시예에 따르면, 산화 공정에서 산화막(230)의 성장이 실리콘 기판(210)의 표면을 기준으로 하여 상부로 대략 60%의 산화막(230)이 성장하고 하부쪽으로 대략 40%의 산화막(230)이 성장하는 원리를 이용한다. 따라서, 폴리 패턴층(212)을 전부 산화시켜 산화막(230)으로 성장시킬 경우 폴리 패턴층(212)의 높이(h1)를 대략 40%라 가정한 다면 폴리 패턴층(212) 상부로 대략 60%의 산화막(230)이 성장하게 된다.

즉, 기존의 트렌치 영역내에 채워진 평탄화 산화층의 두께가 4000Å이라면 본 발명의 바람직한 실시예에서 폴리 패턴층(212)을 1600Å의 정도의 두께로 증착한 후 패턴 진행을 하였다고 가정하고, 산화시켜서 폴리 패턴층(212) 전부가 산화막으로 변형되었을 경우 상부쪽으로 대략 60%에 2400Å정도의 두께로 산화막(230)이 형성되게 된다.

이어서, 도 3d에 도시된 바와 같이, 식각가스가 아래로 향하도록 공급하는 다운 플로우(down flow) 방식 또는 인산을 포함한 화학물질을 이용하여 질화막(220)을 제거하며, 계속해서 질화막(220)의 제거에 의해 노출되는 초기 산화막(211)을 제거하여 실리콘 기판(210)의 일부 표면이 개방되도록 한다. 상기 초기 산화막(211)을 제거하는 이유는 후속 SEG 성장 시, SEG막이 산화막 상부에서는 성장하기 어렵기 때문이다.

마지막으로, 도 3e에 도시된 바와 같이, 개방된 실리콘 기판(210) 상에 선택적에피태셜성장(SEG)공정을 진행하여 성장된 SEG막(250)을 얻는다. 이때의 SEG막(250)이 능동영역으로 된다. 그리고, 산화막(230)은 소자 분리막으로 작용하게 된다.

상기한 바와 같이 본 발명은 트렌치 영역을 채우기 위한 방식으로 평탄화 산화막을 증착하지 않아도 되고, 평탄화 산화막의 증착시 트렌치 영역의 공극 현상등의 문제가 발생하지 않게 된다.

또한, 평탄화 산화막을 증착하는 것이 아니기 때문에 능동영역과 필드영역간의 단차 차이가 발생하지 않게되어 단차 차이를 줄이기 위한 플래너 마스크(PL mask) 및 PL 식각을 진행하지 않아도 되는 효과를 얻게 된다.

더욱이, 이러한 공정을 진행하지 않아도 되기 때문에 마이크로 트렌치에 의한 능동영역에 공격이 발생하지도 않게 된다

그리고, 평탄화 산화막을 증착하는 것이 아니기 때문에 일정한 평탄화 산화막을 남기기 위해서 사용하는 CMP 공정도 사용하지 않아도 됨으로써, 공정이 간단하게 되어 공정시간이 획기적으로 단축되는 이점이 있다.

Claims (6)

1. 하부구조가 형성된 기판 상에 초기 산화막, 폴리층 및 포토레지스트층을 연속하여 형성한 후 상기 포토레지스트층을 패터닝하여 패터닝된 포토레지스트층을 형성하는 단계;

   상기 패터닝된 포토레지스트층을 마스크로 이용하여 상기 폴리층을 식각하는 단계;

   상기 식각된 폴리층의 측면에 질화막을 형성하는 단계;

   상기 폴리층을 산화하여 상기 폴리층을 산화막의 성질로 변형시키는 단계; 및

   상기 질화막을 제거하고 개방된 기판 상에 SEG(silicon epitaxial growth)막을 형성하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션(shallow trench isolation; STI)의 형성방법.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제

Images