KR940001352A - 트렌치 소자분리막 제조방법 - Google Patents

트렌치 소자분리막 제조방법 Download PDF

Info

Publication number
KR940001352A
KR940001352A KR1019920010558A KR920010558A KR940001352A KR 940001352 A KR940001352 A KR 940001352A KR 1019920010558 A KR1019920010558 A KR 1019920010558A KR 920010558 A KR920010558 A KR 920010558A KR 940001352 A KR940001352 A KR 940001352A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
thermal oxide
layer
forming
Prior art date
Application number
KR1019920010558A
Other languages
English (en)
Other versions
KR950002951B1 (ko
Inventor
양홍선
권성구
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019920010558A priority Critical patent/KR950002951B1/ko
Priority to JP5147750A priority patent/JPH0779132B2/ja
Priority to US08/079,673 priority patent/US5387539A/en
Publication of KR940001352A publication Critical patent/KR940001352A/ko
Application granted granted Critical
Publication of KR950002951B1 publication Critical patent/KR950002951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고집적 반도체 소자의 트렌치 소자분리막 제조방법에 관한 것으로, 트랜치에 채워진 소자분리막의 중앙상부면에 틈새가 생기는 것을 방지하기 위하여, 공지의 기술로 실리콘 기판에 예정된 깊이의 트렌치를 형성하는 단계와, 트렌치 저면 및 벽면에 제1열적산화막을 형성하고, 전체구조 상부에 제1CVD산화막을 예정된 두께로 형성하되, 트렌치 내부가 완전히 채워지지 않도록 하는 단계와, 제1CVD산화막 상부에 제1폴리실리콘층을 예정된 두께로 형성한 다음, 산화공정으로 제1폴리실리콘층을 제2열적산화막으로 성장시켜서 트렌치 내부를 완전히 채우도록 하는 단계와, 에치백 공정으로 실리콘 기판 상부면까지 제2열적산화막과 제1CVD산화막을 식각하여 트렌지 내부에는 제1열적산화막, 제1CVD산화막 및 제2열적산화막으로 된 소자분리막을 형성하는 기술이다.

Description

트렌치 소자분리막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명의 제1실시예에 의해 트렌치 소자분리 산화막을 제조하는 단계를 도시한 단면도.
제3a도 내지 제3f도는 본 발명의 제2실시예에 의해 트렌치 소자분리 산화막을 제조하는 단계를 도시한 단면도.

Claims (15)

  1. 트렌치 소자분리막 제조방법에 있어서, 공지의 기술로 실리콘 기판에 예정된 깊이의 트렌치를 형성하는 단계와, 트렌치 저면 및 벽면에 제1열적산화막을 형성하고, 전체구조 상부에 제1CVD산화막을 예정된 두께의 형성하되, 트렌치 내부가 완전히 채워지지 않도록 하는 단계와, 제1CVD산화막 상부에 제1폴리실리콘층을 예정된 두께로 형성한 다음, 산화공정으로 제1폴리실리콘층을 제2열적산화막으로 성장시켜서 트렌치 내부를 완전히 채우도록 하는 단계와, 에치백 공정으로 실리콘 기판 상부면까지, 제2열적산화막가 제1CVD산화막을 식각하여 트렌치 내부에는 제1열적 산화막, 제1CVD산화막 및 제2열적산화막으로 소자분리막을 형성하는 단계로 이루어지는 특징으로 하는 트렌치 소자분리막 제조방법.
  2. 제1항에 있어서, 상기 제2열적산화막과 제1CVD산화막을 에치백하기 위해서, 제2열적산화막 상부에 감광막을 도포하고, 예정된 식각비율로 상기 감광막, 제2열적산화막 및 제1CVD산화막을 식각하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  3. 제1항에 있어서, 상기 제1폴리실리콘층을 제2열적산화막으로 산화시키는 산화공정은 850-950℃의 온도에서 산화시키는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  4. 제1항에 있어서, 트렌치의 깊이는 0.4-0.6μm로 형성하는 것을 특징으로 하는 트렌치 소자분리막제조방법.
  5. 제1항에 있어서, 제1CVD산화막은 3000-4000Å의 두께로 형성하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  6. 제1항에 있어서, 상기 제1폴리실리콘층은 500-1000Å의 두께로 형성하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  7. 트렌치 소자분리막 제조방법에 있어서, 실리콘 기판에 예정된 깊이를 가지고, 폭이 좁은 트렌치와 주변부에 폭이 넓은 트렌치를 형성하는 단계와, 상기 형성된 트렌치의 저면 및 벽면에 제1열적산화막을 형성하고, 전체구조 상부에 제1CVD산화막을 예정된 두께로 형성하되, 트렌치 내부가 완전히 채워지지 않도록 형성하는 단계와, 제1CVD산화막 상부에 제1폴리실리콘층을 예정된 두께로 형성한 다음, 산화공정으로 제1폴리실리콘층을 제2열적산화막으로 성장시켜서 트렌치내부를 완전히 채우도록 하는 단계와, 제2열적산화막 상부에 제2CVD산화막을 예정된 두께를 형성하여 주변부의 트렌치에 채운 다음, 그 상부면에 제2폴리실리콘층을 형성하는 단계와, 주변부의 트렌치 상부에 일정부분의 제2폴리실리콘층은 남겨놓고 나머지의 제2폴리실리콘층은 모두 제거하는 공정과, 제2폴리실리콘층과 실리콘 기판 상부면까지 상기 제2CVD산화막과 제2열적산화막, 제1CVD산화막을 식각하는 단계와, 남아있는 제2폴리실리콘층을 산화시켜 제3열적산화막으로 형성하는 단계로 이루어져 폭이 좁은 트렌치에는 제1열적산화막, 제1CVD산화막, 제2열적산화막으로 채워진 소자분리막이 형성되고, 폭이 넓은 트렌치에는 제1열적산화막, 제1CVD산화막, 제 2열적산화막, 제2CVD산화막, 제3열적산화막으로 채워진 소자분리막이 형성된 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  8. 제7항에 있어서, 상기 제1폴리실리콘층을 제2열적산화막으로 형성하는 산화공정은 850-950℃의 온도에서 실시하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  9. 제7항에 있어서, 트렌치의 깊이는 0.4-0.6μm로 형성하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  10. 제7항에 있어서, 제1CVD산화막은 3000-4000Å의 두께로 형성하고, 제2CVD산화막은 3000-4000Å의 두께로 형성하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  11. 제7항에 있어서, 상기 제1폴리실리콘층은 500-1000Å의 두께로 형성하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  12. 제7항에 있어서, 제2폴리실리콘층을 주변부의 트렌치 상부에만 남기기 위해서는 제2폴리실리콘층상부에 감광막을 도포한다음, 이 감광막을 에치백하여 노출되는 제2폴리실리콘층을 식각하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  13. 제7항에 있어서, 상기 남아있는 제2폴리실리콘층은 제3열적산화막으로 형성하는 산화공정은 850-950℃의 온도에서 실시하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
  14. 트렌치 소자분리막 제조방법에 있어서, 실리콘 기판에 예정된 깊이를 가지고, 폭이 좁은 트렌치와 주변부에 폭이 넓은 트렌치를 형성하는 단계와, 상기 형성된 트렌치의 저면 및 벽면에 제1열적산화막을 형성하고, 전체구조 상부에 제1CVD산화막을 예정된 두께로 형성하되, 트렌치 내부가 완전히 채워지지 않도록 형성하는 단계와, 제1CVD산화막 상부에 제1폴리실리콘층을 예정된 두께로 형성한 다음, 산화공정으로 제1폴리실리콘층을 제2열적산화막으로 성장시켜서 트렌치 내부를 완전히 채우도록 하는 단계와, 제2열적산화막 상부에 제2CVD산화막을 예정된 두께를 형성하여 주변부의 트렌치에 채운다음, 그 상부면에 제2폴리실리콘층을 형성하는 단계와, 주변부의 트렌치 상부에 일정부분의 제2폴리실리콘층은 남겨놓고 나머지의 제2폴리실리콘층은 모두 제거하는 공정과, 제2폴리실리콘층과 실리콘 기판 상부면까지 상기 제2CVD산화막과 제2열적산화막, 제1CVD산화막을 식각하여, 폭이 좁은 트렌치에는 제 1열적산화막, 제1CVD산화막, 제2열적산화막으로 채워진 소자분리막이 형성되고, 폭이 넓은 트렌치에는 제1열적산화막, 제1CVD산화막, 제2열적산화막, 제2CVD산화막, 제2폴리실리콘층으로 채워진 소자분리막이 형성된 것을 특징으로하는 트렌치 소자분리막 제조방법.
  15. 제14항에 있어서, 주변부 트렌치 상부면에 남아있는 제2폴리실리콘층은 후공정의 산화공정에서 산화되도록 하는 것을 포함하는 것을 특징으로 하는 트렌치 소자분리막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920010558A 1992-06-18 1992-06-18 트렌치 소자분리막 제조방법 KR950002951B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920010558A KR950002951B1 (ko) 1992-06-18 1992-06-18 트렌치 소자분리막 제조방법
JP5147750A JPH0779132B2 (ja) 1992-06-18 1993-06-18 トレンチ素子分離膜製造方法
US08/079,673 US5387539A (en) 1992-06-18 1993-06-18 Method of manufacturing trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920010558A KR950002951B1 (ko) 1992-06-18 1992-06-18 트렌치 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR940001352A true KR940001352A (ko) 1994-01-11
KR950002951B1 KR950002951B1 (ko) 1995-03-28

Family

ID=19334847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010558A KR950002951B1 (ko) 1992-06-18 1992-06-18 트렌치 소자분리막 제조방법

Country Status (3)

Country Link
US (1) US5387539A (ko)
JP (1) JPH0779132B2 (ko)
KR (1) KR950002951B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034610A (ko) * 1996-11-08 1998-08-05 문정환 반도체장치의 소자격리방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2717306B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
US5872052A (en) 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
US5923991A (en) * 1996-11-05 1999-07-13 International Business Machines Corporation Methods to prevent divot formation in shallow trench isolation areas
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
DE19719165A1 (de) * 1997-05-06 1998-11-12 Siemens Ag Halbleiterbauelement
US6136664A (en) * 1997-08-07 2000-10-24 International Business Machines Corporation Filling of high aspect ratio trench isolation
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6479368B1 (en) 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
US6117740A (en) * 1998-04-07 2000-09-12 Vanguard International Semiconductor Corporation Method of forming a shallow trench isolation by using PE-oxide and PE-nitride multi-layer
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6461932B1 (en) * 1998-12-14 2002-10-08 National Semiconductor Corporation Semiconductor trench isolation process that utilizes smoothening layer
US6204149B1 (en) 1999-05-26 2001-03-20 Micron Technology, Inc. Methods of forming polished material and methods of forming isolation regions
JP2000349249A (ja) 1999-06-08 2000-12-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
JP2001085516A (ja) 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6300220B1 (en) * 2000-01-06 2001-10-09 National Semiconductor Corporation Process for fabricating isolation structure for IC featuring grown and buried field oxide
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US7552280B1 (en) 2006-06-28 2009-06-23 Emc Corporation Asymmetrically interleaving access to redundant storage devices
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
CN113410130B (zh) * 2021-06-15 2023-03-21 西安微电子技术研究所 一种沟槽填充介质后的平坦化回刻方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58223346A (ja) * 1982-06-22 1983-12-24 Fujitsu Ltd 素子分離領域の形成方法
JPS59191351A (ja) * 1983-04-13 1984-10-30 Mitsubishi Electric Corp 半導体装置における素子間分離酸化膜の形成方法
JPS61256649A (ja) * 1985-05-09 1986-11-14 Nec Corp 素子分離領域の形成方法
JPS63112831A (ja) * 1986-10-28 1988-05-17 Canon Inc 光学系駆動装置
JPS63144540A (ja) * 1986-12-09 1988-06-16 Toshiba Corp 半導体装置の製造方法
JPH0216752A (ja) * 1988-07-05 1990-01-19 Matsushita Electric Ind Co Ltd 半導体装置
US5190889A (en) * 1991-12-09 1993-03-02 Motorola, Inc. Method of forming trench isolation structure with germanium silicate filling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034610A (ko) * 1996-11-08 1998-08-05 문정환 반도체장치의 소자격리방법

Also Published As

Publication number Publication date
KR950002951B1 (ko) 1995-03-28
JPH0779132B2 (ja) 1995-08-23
JPH0661342A (ja) 1994-03-04
US5387539A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
KR940001352A (ko) 트렌치 소자분리막 제조방법
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR940009759A (ko) 반도체 장치의 필드 산화막 형성 방법
KR970013204A (ko) 스페이서를 이용한 트렌치 형성방법
JPS6359538B2 (ko)
JPS61201444A (ja) 半導体装置の製造方法
KR940004779A (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
KR930018690A (ko) 반도체장치의 제조방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR940012574A (ko) 소자분리용 절연막 형성방법
KR950021366A (ko) 반도체 장치의 소자분리막 형성방법
JPS60161631A (ja) 半導体装置の製造方法
JPS6430259A (en) Semiconductor device
KR960026588A (ko) 반도체소자의 소자분리 방법
KR970008482A (ko) 반도체 장치 소자분리 방법
JPH03191521A (ja) 半導体装置の製造方法
KR970053403A (ko) 반도체 소자의 분리 구조 및 그 형성 방법
JPH06232248A (ja) 半導体装置の製造方法
KR960009154A (ko) 반도체소자 및 그 제조방법
KR940010267A (ko) 소자격리 산화막 형성방법
KR970053423A (ko) 반도체 소자의 소자 분리 절연막 제조방법
KR960026620A (ko) 보이드(Void)를 이용한 반도체 소자분리 방법
KR920008890A (ko) 반도체장치의 소자분리막 제조방법
KR980012264A (ko) 풀리 리세스된 로코스 절연 방법
KR940010250A (ko) 반도체 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee