KR940010250A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR940010250A
KR940010250A KR1019920019947A KR920019947A KR940010250A KR 940010250 A KR940010250 A KR 940010250A KR 1019920019947 A KR1019920019947 A KR 1019920019947A KR 920019947 A KR920019947 A KR 920019947A KR 940010250 A KR940010250 A KR 940010250A
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
semiconductor
trench
oxide film
Prior art date
Application number
KR1019920019947A
Other languages
English (en)
Other versions
KR100247280B1 (ko
Inventor
김윤기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920019947A priority Critical patent/KR100247280B1/ko
Publication of KR940010250A publication Critical patent/KR940010250A/ko
Application granted granted Critical
Publication of KR100247280B1 publication Critical patent/KR100247280B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 기판상에 소자분리 영역을 만드는 반도체 제조공정에 있어서 반도체 기판에 제1절연층과 제2절연층을 순차적으로 침정하고, 활성영역과 비활성영역을 구분하여 비활성영역에 대한 개구를 형성하고, 제2절연막층을 식각후 제2절연막층의 물질로 측벽 스페이서를 형성하는 공정과, 등방성 식각을 통한 제1절연층의 언더 컷(under cut)을 실시하고, 제3의 절연층을 형성하는 공정과, 열산화를 통하여 소자분리시키는 공정과, 열산화막과 제2절연막과 측벽을 없애는 공정과, 산화막을 마스크로 하여 언더컷 부분에 채워진 제3절연층과 기판을 식각, 트렌치를 형성하는 공정과, 트렌치를 채우고 일반 반도체공정을 실현하는 것을 특징으로 하는 반도체 제조방법을 제공한 것.

Description

반도체 장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 활성 영역 및 비활성 영역이 형성된 반도체 기판의 평면도,
제2도는 제1도에 준하여 트렌치에 의한 비활성영역(소자분리영역)구조를 얻기 위한 제조 공정도,
제3도는 소자분리영역을 갖는 반도체 장치의 평면도.

Claims (7)

  1. 반도체 기판상에 소자분리 영역을 만드는 반도체 제조공정에 있어서 반도체 기판에 제1절연층과 제2절연층을 순차적으로 침정하고, 활성영역과 비활성영역을 구분하여 비활성영역에 대한 개구부를 형성하고, 제2절연막층을 식각후 제2절연막층의 물질로 측벽 스페이서를 형성하는 공정과, 등방성 식각을 통한 제1절연층의 언더 컷(undee cut)을 실시하고, 제3의 절연층을 형성하는 공정과, 열산화를 통하여 소자분리시키는 공정과, 열산화막과 제2절연막과 측벽을 없애는 공정과, 산화막을 마스크로 하여 언더컷 부분에 채워진 제3절연층과 기판을 식각, 트렌치를 형성하는 공정과, 트렌치를 채우고 일반 반도체공정을 실현하는 것을 특징으로 하는 반도제 제조방법.
  2. 제1항에 있어서, 제1절연층은 산화막임을 특징으로 하는 반도체 제조방법.
  3. 제1항에 있어서, 제2절연층은 질화막임을 특징으로 하는 반도체 제조방법.
  4. 제1항에 있어서 상기 제3절연층은 폴리실리콘층임을 특징으로 하는 반도체 제조방법.
  5. 반도체 기판상에 존재하는 소자분리영역의 구조에 있어 Locos공정에 의한 섬(island)형태와 섬 양측에 트랜치 구조로 된 소자분리영역으로 된 것을 특징으로 하는 반도체 소자분리장치.
  6. 제5항에 있어서, 트랜치 구조에 있어서 CVD산화막으로 채워진 것을 특징으로 하는 반도체 소자분리장치.
  7. 제5항에 있어서, 트랜치구조에 있어서 폴리실리콘으로 채워진 것을 특징으로 하는 반도체 소자분리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019947A 1992-10-28 1992-10-28 반도체장치 및 그의 제조방법 KR100247280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019947A KR100247280B1 (ko) 1992-10-28 1992-10-28 반도체장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019947A KR100247280B1 (ko) 1992-10-28 1992-10-28 반도체장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR940010250A true KR940010250A (ko) 1994-05-24
KR100247280B1 KR100247280B1 (ko) 2000-03-15

Family

ID=19341932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019947A KR100247280B1 (ko) 1992-10-28 1992-10-28 반도체장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100247280B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965221B1 (ko) * 2007-12-31 2010-06-22 주식회사 동부하이텍 Nor형 플래쉬 메모리 소자 및 그의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112724A (ja) * 1987-10-27 1989-05-01 Tokyo Ohka Kogyo Co Ltd ドーパントフィルムの製造方法

Also Published As

Publication number Publication date
KR100247280B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR960030441A (ko) 전계효과트랜지스터 및 그 제조방법
KR950021347A (ko) 반도체장치의 제조방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR940001352A (ko) 트렌치 소자분리막 제조방법
KR970077504A (ko) 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법
JPS6015944A (ja) 半導体装置
KR870002656A (ko) Cmos 집적회로 및 그 제조 방법
KR920020712A (ko) 접합전계형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조
KR940010250A (ko) 반도체 장치 및 그의 제조방법
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
JPH0864810A (ja) 縦型ｍｏｓ ｆｅｔの製造方法
KR940004779A (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
KR960026620A (ko) 보이드(Void)를 이용한 반도체 소자분리 방법
KR950034625A (ko) 모스(mos) 반도체 소자의 제조 방법
KR950009922A (ko) 반도체소자의 콘택구조 및 그 제조방법
KR970008623A (ko) 반도체 메모리장치 제조방법
KR930009119A (ko) Soi 구조의 반도체 장치 제조방법
KR970018355A (ko) 반도체 소자분리막 형성방법
KR970052014A (ko) 이중 스토퍼를 이용한 soi 웨이퍼 제조방법
KR950030305A (ko) 반도체 장치의 소자격리방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR980005729A (ko) 반도체 소자의 제조방법
KR970072472A (ko) 반도체 장치의 제조 방법
KR970053416A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee