KR960026620A - 보이드(Void)를 이용한 반도체 소자분리 방법 - Google Patents

보이드(Void)를 이용한 반도체 소자분리 방법 Download PDF

Info

Publication number
KR960026620A
KR960026620A KR1019940040685A KR19940040685A KR960026620A KR 960026620 A KR960026620 A KR 960026620A KR 1019940040685 A KR1019940040685 A KR 1019940040685A KR 19940040685 A KR19940040685 A KR 19940040685A KR 960026620 A KR960026620 A KR 960026620A
Authority
KR
South Korea
Prior art keywords
nitride film
semiconductor device
oxide film
forming
device isolation
Prior art date
Application number
KR1019940040685A
Other languages
English (en)
Other versions
KR0141171B1 (ko
Inventor
안동호
신유균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940040685A priority Critical patent/KR0141171B1/ko
Priority to EP95303890A priority patent/EP0687001B1/en
Priority to DE69524992T priority patent/DE69524992T2/de
Priority to US08/470,914 priority patent/US5641705A/en
Priority to CN95107354A priority patent/CN1059517C/zh
Priority to JP16830195A priority patent/JP3468920B2/ja
Publication of KR960026620A publication Critical patent/KR960026620A/ko
Application granted granted Critical
Publication of KR0141171B1 publication Critical patent/KR0141171B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

반도체 소자분리 방법을 개시한다. 국부적 산화(LOCOS)공정에 의한 반도체 소자분리 방법에 있어서, 활성영역 상에 패터닝된 질화막 하부의 산화막 내에 보이드를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자분리 방법을 제공한다.
본 발명은 펀치스루로 두꺼워진 패드 산화막 내에 의도적으로 보이드를 형성함으로써 종래 LOCOS 방법의 전형적인 문제를 해결함과 동시에 안정적인 소자분리 및 셀 한정을 실현할 수 있다.

Description

보이드(Void)를 이용한 반도체 소자분리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 액티브 셀 상부에서 본 보이드의 형태를 도시한 평면도.

Claims (5)

  1. 반도체 소자분리 방법에 있어서, 활성영역 상에 패터닝된 질화막 하부의 산화막 내에 보이드를 형성하는단계를 구비하는 것을 특징으로 하는 반도체 소자분리 방법.
  2. 반도체 소자분리 방법에 있어서, 반도체 기판 상에 패드산화막 및 질화막을 형성하는 단계 ; 소자분리영역위의 상기 질화막을 제거하여 상기 소자분리영역에 인접한 활성영역을 한정하는 단계 ; 상기 질화막 하부에 형성된 상기패드산화막 일부를 식각하여 상기 질화막의 하부에 언더컷(undercut)을 형성하는 단계 ; 노출된 상기 기판 상에 제1 산화막을 형성하는 단계 ; 상기 질화막의 측벽에 다결정실리콘 스페이서를 형성하는 단계 ; 상기 소자분리영역내의 기판 및상기 스페이서를 열산화시켜 상기 질화막 하부에 보이드(void)가 형성된 산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자분리 방법.
  3. 제2항에 있어서, 질화막 하부에 형성된 상기 언더컷에 다결정실리콘이 채워지도록 상기 다결정 실리콘 스페이서를 형성하는 것을 특징으로 하는 반도체 소자분리 방법.
  4. 제2항에 있어서, 상기 필드산화막은 950 ℃ 이상의 온도에서 형성하는 것을 특징으로 하는 반도체 소자분리 방법.
  5. 제2항에 있어서, 상기 제1 산화막은 30 ~ l60 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자분리방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040685A 1994-06-08 1994-12-31 보이드를 이용한 반도체 소자분리 방법 KR0141171B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940040685A KR0141171B1 (ko) 1994-12-31 1994-12-31 보이드를 이용한 반도체 소자분리 방법
EP95303890A EP0687001B1 (en) 1994-06-08 1995-06-06 Device isolation method for a semiconductor device
DE69524992T DE69524992T2 (de) 1994-06-08 1995-06-06 Verfahren zur Isolierung von Teilen einer Halbleitervorrichtung
US08/470,914 US5641705A (en) 1994-06-08 1995-06-06 Device isolation method of semiconductor device
CN95107354A CN1059517C (zh) 1994-06-08 1995-06-08 半导体器件的器件隔离方法
JP16830195A JP3468920B2 (ja) 1994-06-08 1995-06-08 半導体装置の素子分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040685A KR0141171B1 (ko) 1994-12-31 1994-12-31 보이드를 이용한 반도체 소자분리 방법

Publications (2)

Publication Number Publication Date
KR960026620A true KR960026620A (ko) 1996-07-22
KR0141171B1 KR0141171B1 (ko) 1998-07-15

Family

ID=19406291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040685A KR0141171B1 (ko) 1994-06-08 1994-12-31 보이드를 이용한 반도체 소자분리 방법

Country Status (1)

Country Link
KR (1) KR0141171B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505608B1 (ko) * 1998-06-24 2005-09-26 삼성전자주식회사 반도체장치의 트렌치 소자분리 구조 및 그 제조방법

Also Published As

Publication number Publication date
KR0141171B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5369052A (en) Method of forming dual field oxide isolation
KR880001048A (ko) 반도체장치와 그 제조방법
KR960026620A (ko) 보이드(Void)를 이용한 반도체 소자분리 방법
EP0239384A3 (en) Process for isolating semiconductor devices on a substrate
KR970053380A (ko) 반도체소자의 소자분리막 제조방법
KR970053392A (ko) 반도체소자의 소자분리막 제조방법
KR940010250A (ko) 반도체 장치 및 그의 제조방법
KR970053371A (ko) 반도체소자의 소자분리막 제조방법
KR960032672A (ko) 반도체 장치의 소자분리방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
KR970053564A (ko) 반도체소자의 소자분리막 제조방법
KR970003803A (ko) 소자분리막 제조방법
KR970053457A (ko) 반도체 소자 분리막 형성 방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR960002741A (ko) 반도체 집적회로의 분리영역 제조방법
KR970053462A (ko) 반도체 소자의 필드 산화막 형성 방법
KR960002735A (ko) 반도체 장치의 소자 분리방법
KR960026729A (ko) 반도체 소자의 소자분리막 형성방법
KR970077497A (ko) 반도체장치의 소자분리막 형성방법
KR920010752A (ko) 반도체 소자의 격리막 형성방법
KR960005939A (ko) 반도체 소자분리막 형성 방법
KR970008483A (ko) 반도체장치 제조방법
KR920008890A (ko) 반도체장치의 소자분리막 제조방법
KR920008923A (ko) 반도체 집적회로의 소자격리영역 형성방법
KR950021396A (ko) 필드산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030207

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee