CN1059517C - 半导体器件的器件隔离方法 - Google Patents
半导体器件的器件隔离方法 Download PDFInfo
- Publication number
- CN1059517C CN1059517C CN95107354A CN95107354A CN1059517C CN 1059517 C CN1059517 C CN 1059517C CN 95107354 A CN95107354 A CN 95107354A CN 95107354 A CN95107354 A CN 95107354A CN 1059517 C CN1059517 C CN 1059517C
- Authority
- CN
- China
- Prior art keywords
- layer
- nitride layer
- mentioned
- device isolation
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 230000003628 erosive effect Effects 0.000 claims description 12
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 12
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 210000003323 beak Anatomy 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
一种半导体器件的器件隔离方法，包括：在半导体衬底上形成一衬垫氧化层和一氮化物层之后，将位于器件隔离区上方的氮化物层清除掉。通过局部腐蚀衬垫氧化层在氮化物层下方形成一个切口。在暴露的衬底上形成第一氧化层并在氮化物层侧壁上形成一个多晶硅分隔层之后，通过对其中已在950℃以上的温度下形成了多晶硅分隔层的所得结构进行氧化，在形成于有源区上的氮化物层下方形成一个空洞。可实现良好的单元限定和稳定的器件隔离。
Description
本发明涉及到一种半导体器件的器件隔离方法，更确切地说是一种用硅的局部氧化工艺(LOGOS)在被器件隔离方法中鸟喙穿通加厚了的衬垫氧化层中故意形成一个空洞的半导体器件的器件隔离方法。
根据半导体器件向高集成度发展的最新趋势，已积极推进了器件隔离技术(微加工技术)的研究和开发。器件隔离区的制作是半导体制造工艺中的第一步，而且决定着有源区的尺度，并确定着所有后续制造工艺步骤的范围。采用LOCOS方法已达到了隔离。
图1A-1D示出了用常规LOCOS方法制作场氧化层的一种方法。
参照图1A，在半导体衬底10上形成一个衬垫氧化层12之后，在其上制作一个氮化物层14。
参照图1B，将光致抗蚀剂涂覆在氮化物层14上并将其图形化以形成光致抗蚀剂图形16。然后在衬底的整个表面上离子注入与衬底导电类型相同的杂质以形成沟道停止区。
参照图1C，在用光致抗蚀剂图形16作为腐蚀掩模对氮化物层14进行刻蚀并清除光致抗蚀剂图形之后，执行热氧化工序使场氧化层18形成在衬底的器件隔离区中。此时，在场氧化层18下方就形成一个沟道停止区20。
参照图1D，通过清除氮化物层14和衬垫氧化层12就实现了器件隔离。
然而，如所周知，由于氧渗透到用作氧化防止掩模的氮化物层下方的衬垫氧化层的侧表面，并从而使氮化物层下方的硅被氧化，故LOCOS方法中存在鸟喙引起的严重问题。而且，随着元件集成度的提高，有源区中的单元间距变得更小。在上述的常规LOCOS技术中，不可能防止鸟喙穿通现象，从而使相邻形成的鸟喙在氮化物层下方彼此相接触。倘若各单元被重叠，则上述现象在鸟喙沿三个方向延伸的单元端处尤为严重。
参照图2和图3A-3C，在重叠单元的“P”端，由于鸟喙穿通现象，而使鸟喙彼此接触，位于氮化物层下方的衬垫氧化层被加厚(图3A和3C)。在单元的中部，鸟喙现象不严重(图3B)。
产生鸟喙穿通现象时，实际上就不可能限定有源区。同时，为了形成有源区，必须清除被鸟喙穿通现象加厚了的氧化层。为了清除加厚了的氧化层，需要执行过腐蚀工艺。然而，由于对场氧化层及加厚了的氧化层进行过腐蚀，元件的特征变坏即不可能得到实际的器件隔离(参照图7A)。
本发明的目的是利用鸟喙穿通现象来提供一种用来实现恰当的器件隔离和单元确定的半导体器件的器件隔离方法。
为实现上述目的，半导体器件的器件隔离方法包括下列步骤：在半导体衬底上形成一个衬垫氧化层和一个氮化物层；清除器件隔离区上方的氮化物层；用局部刻蚀衬垫氧化层的方法在上述氮化物层下方形成一个切口；在暴露的衬底上形成一个第一氧化层；在氮化物层的侧壁上形成一个多晶硅分隔层；以及对形成了多晶硅分隔层的所得结构进行选择性氧化。
此处，最好在950℃～1150℃的温度下执行选择性氧化工艺，从而在位于形成在有源区上的氮化物层下方的氧化层中形成空洞。
根据本发明的一个最佳实施例，形成多晶硅分隔层以使多晶硅填充在切口中，而第一氧化层的厚度为30-160。
另一方面，如果需要，利用对多晶硅分隔层进行过腐蚀，可将多晶硅分隔层形成在比氮化物层更低的地方。
为实现上述目的，该半导体器件的器件隔离方法包括下列步骤：在半导体衬底上形成一个衬垫氧化层和一个氮化物层；清除器件隔离区上的氮化物层；用局部刻蚀衬垫氧化物层的方法在上述氮化物层下方形成一个切口；用氮化物层作为腐蚀掩模对衬底进行刻蚀；在暴露的衬底上形成第一氧化层；在氮化物层的侧壁和其下方的衬底被腐蚀部分的侧壁上，形成一个多晶硅分隔层；以及对其中形成了多晶硅分隔层的所得结构进行选择性氧化，并在位于形成在有源区上的氮化物层下方的氧化物层中形成空洞。
根据本发明的一个最佳实施例，将衬底腐蚀掉200-1000，选择性氧化工艺在950℃～1150℃的高温下执行。
而且，形成多晶硅分隔层，以使多晶硅填充在切口之中，且第一氧化层的厚度为30-160。
另一方面，如果需要，通过对多晶硅分隔层进行过腐蚀，多晶硅分隔层可形成在比氮化物层更低的地方。
在被鸟喙穿通加厚了的氧化层中故意形成空洞，致使常规LO-COS方法的典型问题得以解决，并可实现稳定的器件隔离和恰当的单元确定。
下面将参照附图对本发明的最佳实施例进行详细描述，以使本发明的上述目的和优点变得更加明显。在这些附图中：
图1A-1D为剖面图，示出了用常规LOCOS方法制作场氧化层的相继工艺步骤。
图2是一例常规单元阵列的平面图。
图3A-3C是沿图2A-A′、B-B′和C-C′线的剖面图。
图4是根据本发明一个实施例的元件单元阵列的平面图。
图5A-5C是沿图4A-A′、B-B′和C-C′线的剖面图。
图6A-6G是剖面图，示出了根据本发明器件隔离方法第一实施例的相继的工艺步骤。
图7A-7E是剖面图，示出了根据本发明器件隔离方法第二实施例的相继的工艺步骤。
图8A和8B分别是用常规方法制作的和用本发明方法制作的单元的SEM照片。
图9A和9B都是SEM照片，示出了用本发明方法制作的空洞的形状。
参照图4-7E来详细解释本发明器件隔离方法的实施例。
在图4中，参考号22表示一个单元，24表示其中形成了场氧化层的无源区，而“P”表示单元重叠的部分。参照图4，在重叠单元22的两端都形成了空洞“y”。
图5A-5C用于对常规器件隔离方法和根据本发明的器件隔离方法进行比较。此处，参考号50表示半导体衬底，参考号54表示氮化物层，参考号60表示场氧化层，参考号y表示空洞，参考号6表示氧化层的隆起。
参照示出了鸟喙在三个方向上向其延伸的该单元端部沿A-A′和C-C′线剖面的图5A和5C，鸟喙穿通现象引起各鸟喙相互接触，而且在位于氮化物层下方的增厚了的衬垫氧化层中形成了空洞y。另一方面，参照示出了其中鸟喙在两个方向延伸的单元沿B-B′线剖面的图5B，可见没有发生鸟喙穿通现象。
为了清除氮化物层下方由于鸟喙穿通而加厚了的氧化层，传统的方法是进行过腐蚀。因而，B-B′区(其中未发生鸟喙穿通)中氮化物层之下的氧化层变得很薄，它使某些元件特性变坏。然而，根据本发明的实施例，由于在发生了穿通的氮化物层下方的氧化层中形成了空洞，从而使所得的氧化层减薄，故不需要过腐蚀。于是不使元件特性和器件隔离变坏。
图6A-6G是一些剖面图，示出了根据本发明器件隔离方法第一实施例的相继的工艺步骤。
图6A示出了在半导体衬底50上形成衬垫氧化层52和氮化物层54的步骤。
在用热氧化法在半导体衬底50上生长约300的衬垫氧化层52之后，用低压化学汽相淀积(LPCVD)法在衬垫氧化层52上堆上1500-2500的氮化物层。
图6B示出了使氮化物层54图形化的步骤。
在其中形成了氮化物层的所得结构上涂覆一层光致抗蚀剂之后，采用确定有源区和器件隔离区的掩模图形，形成一个光致抗蚀剂图形(未示出)。然后清除器件隔离区上方的氮化物层54，并用光致抗蚀剂图形作为腐蚀掩模腐蚀氮化物层，以确定有源区。
图6C示出了形成氮化物层54下方的切口的步骤。
通过局部腐蚀衬垫氧化层52，在氮化物层54下方形成切口C。此时，在腐蚀工艺中最好采用湿法腐蚀。
图6D示出了形成第一氧化层56的步骤。
在其中形成了切口C的所得结构上形成第一氧化层56，其厚度比上述衬垫氧化层薄，例如为30-160A。
此处，形成第一氧化层56是为了防止在形成场氧化层的后续热氧化工序中由于加到硅衬底上的应力在硅衬底中产生缺陷。同时，第一氧化层在整个隔离区的表面上厚度均匀，使厚度的调节容易。因此，由于鸟喙的形成依赖于衬垫氧化层的厚度，就有可能容易地调整鸟喙的尺寸。然而，倘若位于氮化物层下方的衬垫氧化层的厚度比某一厚度薄，例如薄于氮化物厚度的三分之一，由于在硅衬底中引起位错并对器件的电学特性发生不利影响，故对衬垫氧化层厚度的减小有基本的限制。因此，借助于形成切口和具有小于衬垫氧化层厚度的均匀厚度的第一氧化层，可容易地调节鸟喙的尺寸。
图6E示出了形成多晶硅分隔层58的工序。
在其中形成了第一氧化层56的所得结构的整个表面上沉积一层多晶硅之后，通过对沉积的层进行各向异性腐蚀，在氮化物层54的侧壁上形成分隔层58。此时，多晶硅分隔层58填充在氮化物层54下方的切口区C中。
另一方面，在沉积了多晶硅并根据需要腐蚀了扩展的厚度之后，可执行20-30％的过腐蚀，使得以比氮化物层低的轮廓形成多晶硅分隔层50。带有较低轮廓的多晶硅分隔层50可防止在后续氧化工序中将形成的多晶硅隆起(参见图6F的“b”)所引起的问题。这些问题包括未被腐蚀的隆起导致后续工艺无法进行以及为清除隆起而进行过腐蚀造成的薄的场氧化层所引起的元件电学特性的变坏。
图6F示出了进行热氧化工序的步骤。
氧化工序在其中形成了多晶硅分隔层的所得结构上进行，并在器件隔离区中形成一个场氧化层60。此时，在氮化物层54之下的衬垫氧化层中形成空洞y(参见图8A和8B的SEM照片)。
此处，将形成在氮化物层侧壁上的分隔层氧化，且形成氧化层的隆起b。尤其是，在氧化工序开始时，在氧化切口区和氮化物层54侧壁上形成的多晶硅过程中，由于发生体积膨胀而使氮化物层54受到一个向上的力。氧化工序进行得越久，剥离氮化物层的力越大。
另一方面，若在高温例如950-1150℃下执行氧化工序，氧迅速地扩散，鸟喙现象就发生于氮化物层以下。若继续氧化，就在氮化物层下方发生相邻鸟喙彼此接触的鸟喙穿通现象。
此时，虽然在常规情况下氧通过衬垫氧化层供应，且氧化层形成在氮化物层和硅衬底之间，形成在多晶硅分隔层下方的第一氧化层在本发明的情况下也成为氧的供应路径。由于第一氧化层很薄，在氮化物层和衬底之间不能供应氧。因此，若继续氧化，氮化物层就受到更强的向上的力。若硅衬底与衬垫氧化层的耦合力小于剥离氮化物层的力，衬垫氧化层与硅衬底就被分离开来。通常，氧是在氧化层与硅衬底分离之前供给的，该氧化层形成在衬垫氧化层下方，且分离的部位为体积膨胀所填充。然而，在本发明的情况下，由于未能很好地供应氧，分离部位未被填充。若继续氧化，在分离衬垫氧化层和硅衬底的部位就形成空洞y。在氧化工序进行时，空洞的尺寸增大。
图6G示出了形成场氧化层60的步骤。
借助于清除氮化物层54、对其中形成了位于氮化物层下方之空洞的氧化层进行回腐蚀以及形成场氧化层60(参见图8B)的方法，来限定出该单元。
根据第一实施例，由于故意在衬垫氧化层中形成了空洞，可解决常规LOCOS方法的典型问题。图7A-7E是描述本发明器件隔离方法第二实施例的相继工序图。图6A-6G和图7A-7E中相同的参考号表示相同的元件。除了在执行形成切口(C)的步骤(图6C)之后对半导体衬底50腐蚀一预定深度这一点之外，第一实施例与第一实施例的进行的方法是相同的。
图7A描述了腐蚀半导体衬底50的步骤。
用氮化物层54作为腐蚀掩模，将衬底50腐蚀掉一个预定的厚度，例如约200-1000A。
图7B描述了形成第一氧化层56的步骤。
在与第一实施例相似的所得结构上形成第一氧化层56，其厚度小于衬垫氧化层，例如为30-160。
图7C示出了形成多晶硅分隔层58的步骤。在其中形成有第一氧化层56的所得结构的整个表面上覆盖多晶硅之后，用各向异性腐蚀方法在氮化物层54的侧壁和上述氮化物层下方衬底被腐蚀部分的侧壁上形成分隔层58。此时，形成多晶硅分隔层58来填充位于氮化物层54下方的切口(C)。
另一方面，若有需要，可将多晶硅过腐蚀20-30％以使多晶硅分隔层58低于氮化物层。
图7D描述了热氧化工序。
对其中形成了多晶硅分隔层的所得结构进行氧化工序，并在器件隔离区形成场氧化层60。此时，同第一实施例一样，空洞(V)形成在位于氮化物层54下方的衬垫氧化层中。
图7E描述了形成场氧化层60的步骤。
借助于清除氮化物层54、对其中在氮化物层下方形成了空洞的氧化层进行回腐蚀以及形成场氧化层60的方法，来限定出单元。
根据第二实施例，由于故意形成了空洞，故可解决常规LOCOS方法的典型问题。而且，由于氧化工序在器件隔离区的硅衬底被腐蚀掉一个预定厚度之后执行，场氧化层60形成得比常规方法更深且可获得优异的器件隔离特性。
参照描述常规单元的图8A，由于为清除被鸟喙穿通现象加厚了的氧化层而执行了过腐蚀工序，所有的场氧化层均被清除了，致使单元的界限不清楚。
参照描述本发明单元的图8B，由于形成在位于氮化物层下方的衬垫氧化层中的空洞而无须执行过腐蚀，单元的界限清楚。
图9A和9B是一些剖面图，示出了热氧化工序之后沿图4中A-A′和C-C′线所取的空洞的形状。此处，空洞形成在位于氮化物层下方的衬垫氧化层中。
根据本发明，借助于在氮化物层下方形成一个切口区和形成薄氧化层，有可能容易地调节鸟喙的尺寸。解决了常规LOCOS方法的典型问题，并借助于在被穿通加厚了的衬垫氧化层中故意形成空洞的方法可实现良好的单元限定和稳定的器件隔离。
对本技术领域的一普通技术人员来说，本发明不局限于上述的实施例，而对其可作出许多变型。
Claims (11)
1.一种半导体器件的器件隔离方法，它包含下列步骤：
在半导体衬底上形成一个衬垫氧化层和一个氮化物层；
清除位于器件隔离区上方的上述氮化物层；
通过局部腐蚀上述衬垫氧化层而在上述氮化物层下方形成一个切口区；
在暴露的衬底上形成一个第一氧化层；
在上述氮化物层的侧壁上形成一个多晶硅分隔层；以及
对其中形成了上述多晶硅分隔层的所得结构进行选择性氧化，并在位于上述形成在有源区上的氮化物层下方的上述氧化层中形成一个空洞。
2.根据权利要求1的半导体器件的器件隔离方法，其中所述的选择性氧化工序在950℃～1150℃的温度下执行。
3.根据权利要求1的半导体器件的器件隔离方法，其中形成所述多晶硅分隔层，使其填充在上述切口区中。
4.根据权利要求1的半导体器件的器件隔离方法，其中所述的第一氧化层的厚度为30-160。
5.根据权利要求1的半导体器件的器件隔离方法，其中，借助于在形成上述多晶硅分隔层时对多晶硅层进行过腐蚀而形成比上述氮化物层低的所述多晶硅分隔层。
6.一种半导体器件的器件隔离方法，它包含下列步骤：
在半导体衬底上形成一个衬垫氧化层和一个氮化物层；
清除位于器件隔离区上的上述氮化物层；
借助于对上述衬垫氧化层进行局部腐蚀，在上述氮化物层下方形成一个切口区；
用上述氮化物层作为掩膜，对上述衬底进行腐蚀；
在暴露的衬底上形成一个第一氧化层；
在上述氮化物层的侧壁和上述氮化物层下方衬底被腐蚀部分的侧壁上形成一个多晶硅分隔层；以及
对其中形成了上述多晶硅分隔层的所得结构进行选择性腐蚀，并在位于形成在有源区上的上述氮化物层下方的上述氧化层中形成一个空洞。
7.根据权利要求6的半导体器件的器件隔离方法，其中所述的衬底被腐蚀掉200-1000。
8.根据权利要求6的半导体器件的器件隔离方法，上述的选择性氧化工序在950℃～1150℃的温度下执行。
9.根据权利要求6的半导体器件的器件隔离方法，其中，形成所述的多晶硅分隔层，以使多晶硅填充在上述切口中。
10.根据权利要求6的半导体器件的器件隔离方法，其中所述的第一氧化层的厚度为30-160。
11.根据权利要求6的半导体器件的器件隔离方法，其中，借助于在形成上述多晶硅分隔层时对多晶硅层进行过腐蚀的方法而形成比上述氮化物层更低的多晶硅层。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012841A KR100303438B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체장치의소자분리방법 |
| KR12841/1994 | 1994-06-08 | ||
| KR12841/94 | 1994-06-08 | ||
| KR40685/1994 | 1994-12-31 | ||
| KR40685/94 | 1994-12-31 | ||
| KR1019940040685A KR0141171B1 (ko) | 1994-12-31 | 1994-12-31 | 보이드를 이용한 반도체 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1123467A CN1123467A (zh) | 1996-05-29 |
| CN1059517C true CN1059517C (zh) | 2000-12-13 |
Family
ID=26630425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95107354A Expired - Lifetime CN1059517C (zh) | 1994-06-08 | 1995-06-08 | 半导体器件的器件隔离方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5641705A (zh) |
| EP (1) | EP0687001B1 (zh) |
| JP (1) | JP3468920B2 (zh) |
| CN (1) | CN1059517C (zh) |
| DE (1) | DE69524992T2 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8802537B1 (en) * | 2005-07-27 | 2014-08-12 | Spansion Llc | System and method for improving reliability in a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2198882A (en) * | 1986-12-17 | 1988-06-22 | Samsung Semiconductor Tele | A method of semiconductor device isolation by lateral separation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663832A (en) * | 1984-06-29 | 1987-05-12 | International Business Machines Corporation | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement |
| US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
| EP0284456B1 (en) * | 1987-02-24 | 1991-09-25 | STMicroelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| JP2722518B2 (ja) * | 1988-09-02 | 1998-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| KR930004125B1 (ko) * | 1990-08-18 | 1993-05-20 | 삼성전자 주식회사 | 반도체장치의 소자 분리방법 |
| JP2608513B2 (ja) * | 1991-10-02 | 1997-05-07 | 三星電子株式会社 | 半導体装置の製造方法 |
| KR950004972B1 (ko) * | 1992-10-13 | 1995-05-16 | 현대전자산업주식회사 | 반도체 장치의 필드산화막 형성 방법 |
| US5393692A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Recessed side-wall poly plugged local oxidation |
-
1995
- 1995-06-06 DE DE69524992T patent/DE69524992T2/de not_active Expired - Lifetime
- 1995-06-06 US US08/470,914 patent/US5641705A/en not_active Expired - Lifetime
- 1995-06-06 EP EP95303890A patent/EP0687001B1/en not_active Expired - Lifetime
- 1995-06-08 JP JP16830195A patent/JP3468920B2/ja not_active Expired - Lifetime
- 1995-06-08 CN CN95107354A patent/CN1059517C/zh not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2198882A (en) * | 1986-12-17 | 1988-06-22 | Samsung Semiconductor Tele | A method of semiconductor device isolation by lateral separation |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0687001A3 (en) | 1997-05-02 |
| DE69524992T2 (de) | 2002-06-27 |
| US5641705A (en) | 1997-06-24 |
| EP0687001A2 (en) | 1995-12-13 |
| EP0687001B1 (en) | 2002-01-16 |
| JP3468920B2 (ja) | 2003-11-25 |
| DE69524992D1 (de) | 2002-02-21 |
| CN1123467A (zh) | 1996-05-29 |
| JPH07335743A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| CN1194400C (zh) | 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法 | |
| CN1106038C (zh) | 一种半导体器件的制造方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1992201A (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
| CN1835208A (zh) | 制造半导体器件的方法 | |
| CN1992193A (zh) | 形成沟槽的方法 | |
| CN1240121C (zh) | 半导体器件及使用金属镶嵌工艺制造半导体器件的方法 | |
| CN1694237A (zh) | 制造具有凹槽沟道区域的半导体装置的方法 | |
| CN1059517C (zh) | 半导体器件的器件隔离方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN1941386A (zh) | 半导体器件 | |
| CN100352010C (zh) | 制造半导体器件的方法 | |
| CN1210369A (zh) | 半导体器件及其制造方法 | |
| CN1124646C (zh) | 半导体装置中形成隔离区的方法及所得的结构 | |
| CN1095195C (zh) | 形成半导体装置场氧化物的方法 | |
| CN101064284A (zh) | 非易失性存储器的制造方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| US20240170296A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
| CN1292467C (zh) | 半导体器件中隔离层或层间介质层的平整方法 | |
| CN1674288A (zh) | 半导体存储器件及其制造方法 | |
| CN1532893A (zh) | 闪存浮动栅极的制造方法 | |
| CN101064314A (zh) | 非易失性存储器及其制造方法 | |
| CN100394552C (zh) | 接触窗开口的形成方法与半导体元件的制造方法 | |
| CN1269206C (zh) | 沟槽式电容器的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20150608 Granted publication date: 20001213 |