CN1292467C - 半导体器件中隔离层或层间介质层的平整方法 - Google Patents
半导体器件中隔离层或层间介质层的平整方法 Download PDFInfo
- Publication number
- CN1292467C CN1292467C CN 200410017564 CN200410017564A CN1292467C CN 1292467 C CN1292467 C CN 1292467C CN 200410017564 CN200410017564 CN 200410017564 CN 200410017564 A CN200410017564 A CN 200410017564A CN 1292467 C CN1292467 C CN 1292467C
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- dielectric layer
- separator
- photoresist
- etching machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
一种新的浅凹槽隔离层(STI)或层间介质层的平整方法，包括：步骤1.2(或4.2)，有源区进行反向腐蚀工艺；步骤S1，涂覆光刻胶；步骤S2，深腐蚀光刻胶层，露出源区中隔离层或层间介质层的尖部；步骤S3，各向异性腐蚀隔离层或层间介质层；步骤S4，除去光刻胶；由此平整浅凹槽隔离层或层间介质层。按本发明的平整方法不用CMP，克服了当前通用的CMP平整方法中过腐蚀缺陷，能稳定控制浅凹槽隔离层(STI)或层间介质层的厚度，提高了产品合格率，降低了生产成本。
Description
技术领域
本发明涉及半导体器件的制造方法，特别涉及半导体器件中隔离层或层间介质层的平整方法，在有源区进行反向腐蚀工艺之后，在化学机械研磨(以下简称：CMP)工艺之前，进行涂覆光刻胶、对氧化物隔离层或层间介质层进行各向异性腐蚀，然后除去光刻胶等工艺步骤，不进行CMP工艺，由此平整半导体器件的浅凹槽隔离层或层间介质层(Inter LayerDielectric以下简称ILD)(例如，二氧化硅浅凹槽隔离层或层间介质层)。
背景技术
当前通用是半导体器件制造方法中，用化学机械平整(CMP)方法来平整淀积膜(参见中国专利申请公开No.CN-1294168A)。但是CMP平整方法需要专用设备，而且，容易过研磨，造成浅凹槽。
图1所示的当前通用的浅凹槽隔离层(Shallow Trench IsolationLayer，以下简称STI)(例如，二氧化硅浅凹槽隔离层)平整方法包括：步骤1.1，在衬底上所形成的氮化硅层上用高密度等离子体，以下简称HDP)形成例如二氧化硅(SiO2)的隔离层；步骤1.2，反向腐蚀有源区(ActiveArea，以下简称AA)；步骤1.3，化学机械研磨(以下简称CMP)二氧化硅(SiO2)浅凹槽隔离层，以平整浅凹槽隔离层。
图5所示的当前通用的层间介质层(Inter Layer Dielectric以下简称ILD)平整方法包括：步骤2.1，在层间介质层(ILD)上涂覆光刻胶(PR)；步骤2.2，深腐蚀层间介质层(ILD)；步骤2.3，进行CMP工艺，以平整层间介质层(ILD)。这种层间介质层平整方法，在化学机械研磨例如二氧化硅层(SiO2)的层间介质层的工艺过程中控制困难，容易出现过研磨，在有源区形成向下的浅凹槽隔离层。而且，进行CMP工艺的时间长，CMP工艺要求价格昂贵的专用设备，造成产品合格率低，制造成本高。
发明内容
为了克服当前通用的隔离层或层间介质层的平整方法中存在的缺陷，提出本发明。
本发明的一个目的是，提供一种新的浅凹槽隔离层(STI)平整方法，包括：在步骤1.2，有源区进行反向腐蚀工艺之后；在步骤1.3，化学机械研磨(以下简称：CMP)工艺之前；涂覆光刻胶(步骤S1)；深腐蚀光刻胶层(步骤S2)，露出有源区中SiO2隔离层的尖部；然后各向异性腐蚀隔离层(步骤S3)等工艺步骤；最后进行步骤S4，除去光刻胶；由此平整浅凹槽隔离层(例如，二氧化硅，即，SiO2，层间介质层)。
本发明的另一目的是，提供一种新的层间介质层(ILD)平整方法，包括：在步骤2.2，反向腐蚀有源区之后；涂覆光刻胶(步骤S1)；深腐蚀光刻胶层(步骤S2)，露出有源区中SiO2层间介质层的尖部；各向异性腐蚀例如SiO2层间介质层(步骤S3)；然后进行步骤S4，除去光刻胶。该方法中不用CMP，能防止过研磨，提高了产品合格率，降低了生产成本。
附图说明
本申请书中包括的多个附图显示出本发明的多个实施例，本申请中包括的附图是说明书的一个构成部分，附图与说明书和权利要求书一起用于说明本发明的实质内容，用于更好地理解本发明。附图中相同或相似的构成部分用相同的参考数字指示。
附图中：
图1是当前通用的浅凹槽隔离层(STI)平整方法的正常工艺流程中的半导体器件的剖视图；
图2是按本发明第一实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图；
图3是按本发明第二实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图；
图4是按本发明第三实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图；
图5是当前通用的层间介质层(ILD)深腐蚀平整化处理的正常工艺流程中的半导体器件的剖视图；
图6是按本发明第四实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图；
图7是按本发明第五实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图；和
图8是按本发明第六实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图。
附图中各个参考数字指示的具体内容：
1-硅衬底；
2-用等离子体淀积的氧化硅底层；
3-氮化硅层
4-用高密度等离子体形成的二氧化硅层；
5-光刻胶层。
具体实施方式
以下将参见附图详细描述本发明。
[第一实施例]
图2是按本发明第一实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图。
按本发明第一实施例的浅凹槽隔离质层(STI)各向异性腐蚀平整的附加工艺流程包括：
步骤1.1，从已构图的硅衬底(1)向上按顺序用等离子体淀积氧化硅(SiO2)底层(2)、氮化硅层(3)、用高密度等离子体形成二氧化硅(SiO2)隔离层(4)、并涂覆光刻胶(5)；
步骤1.2，反向腐蚀有源区(Active Area，以下简称AA)；
步骤S1，涂覆光刻胶(PR)；
步骤S2，腐蚀光刻胶，露出有源区中SiO2隔离层的尖部；
步骤S3，各向异性腐蚀SiO2隔离层，控制深腐蚀时间使SiO2隔离层的顶表面平整，而且SiO2隔离层的顶表面与有源区中的光刻胶的底表面处于同一高度；
步骤S4，除去光刻胶。
用按本发明第一实施例的浅凹槽SiO2隔离层平整方法能防止浅凹槽SiO2隔离层过腐蚀，能稳定地控制STI氧化层的厚度，可以不用CMP工艺平整SiO2隔离层，结果，不会出现浅降低了生产成本，提高了产品合格率。
[第二实施例]
图3是按本发明第二实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图。
按本发明第二实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程与按本发明第一实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程相同。只是步骤S2(腐蚀光刻胶)和步骤S3(各向异性腐蚀SiO2隔离层)在日本TEL公司制造的SCCM型腐蚀机上，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上分开进行。
[第三实施例]
图4是按本发明第三实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图。
按本发明第三实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程与按本发明第二实施例的浅凹槽隔离层(STI)各向异性腐蚀平整的附加工艺流程相同。只是步骤S2(腐蚀光刻胶)和步骤S3(各向异性腐蚀SiO2隔离层)在日本TEL公司制造的SCCM型腐蚀机上，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上同时进行，也就是说，只是步骤S2(腐蚀光刻胶)和步骤S3变成一个步骤。步骤S2(腐蚀光刻胶)和步骤S3(各向异性腐蚀SiO2隔离层)的光刻胶PR/SiO2隔离层的选择腐蚀比是1/1。
[第四实施例]
图6是按本发明第四实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图。
按本发明第四实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程包括：
步骤4.1，层间介质层(ILD)开口区上涂覆光刻胶(PR)；
步骤4.2，深腐蚀层间介质层(ILD)；
步骤S1，涂覆光刻胶；
步骤S2，深腐蚀光刻胶；
步骤S3，各向异性腐蚀层间介质层(ILD)；
步骤S4，除去光刻胶。
通过以上所述的层间介质层(ILD)各向异性腐蚀平整，不用CMP工艺，层间介质层(ILD)各向异性腐蚀平整因而防止了过研磨，提高了产品合格率，降低了生产成本。
[第五实施例]
图7是按本发明第五实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程。
按本发明第五实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程与按本发明第四实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程相同。只是步骤S2(腐蚀光刻胶)和步骤S3(各向异性腐蚀层间介质层(ILD))在日本TEL公司制造的SCCM型腐蚀机上，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上分开进行。
[第六实施例]
图8是按本发明第六实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程中的半导体器件的剖视图。
按本发明第六施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程与按本发明第四实施例的层间介质层(ILD)各向异性腐蚀平整的附加工艺流程相同。只是步骤S2(腐蚀光刻胶)和步骤S3(各向异性腐蚀层间介质层(ILD))在日本TEL公司制造的SCCM型腐蚀机上，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上同时进行。也就是说，只是步骤S2(腐蚀光刻胶)和步骤S3变成一个步骤。步骤S2(腐蚀光刻胶)和步骤S3(各向异性腐蚀层间介质层)的光刻胶PR/SiO2隔离层的选择腐蚀比是1/1。
通过对上述的按本发明的多个实施例的描述了解到本发明的许多优点，用步骤S1到S4代替用步骤1.3或步骤43中用CMP工艺平整半导体器件中隔离层或层间介质层的方法，由于不用CMP工艺，可以减少STI或ILD处理中CMP氧化物磨屑，而且，步骤S1到S4容易控制，不会出现过腐蚀，因而能稳定地控制STI或ILD的厚度。提高了产品合格率，降低了生产成本。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种浅凹槽隔离层的平整方法，包括：
步骤1.2，有源区进行反向腐蚀工艺；
步骤S1，涂覆光刻胶；
步骤S2，深腐蚀光刻胶层，露出有源区中隔离层的尖部；
步骤S3，各向异性腐蚀隔离层；
步骤S4，除去光刻胶；由此平整浅凹槽隔离层。
2.按照权利要求1的浅凹槽隔离层的平整方法，其特征是，在日本TEL公司制造的SCCM型腐蚀机，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上分开进行步骤S2和步骤S3。
3.按照权利要求1的浅凹槽隔离层的平整方法，其特征是，在日本TEL公司制造的SCCM型腐蚀机，美国LAM公司制造的ExeIan型腐蚀机或氧化物各向异性腐蚀机的两个机台上同时进行步骤S2和步骤S3。
4.按照权利要求1的浅凹槽隔离层的平整方法，其特征是，隔离层用氧化物构成。
5.按照权利要求4的浅凹槽隔离层的平整方法，其特征是，隔离层用二氧化硅构成。
6.一种层间介质层各向异性腐蚀平整方法包括：
步骤4.1，层间介质层开口区上涂覆光刻胶；
步骤4.2，深腐蚀层间介质层；
步骤S1，涂覆光刻胶；
步骤S2，深腐蚀光刻胶；
步骤S3，各向异性腐蚀层间介质层；
步骤S4，除去光刻胶。
7.按照权利要求6的层间介质层的平整方法，其特征是，在日本TEL公司制造的SCCM型腐蚀机，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上分开进行步骤S2和步骤S3。
8.按照权利要求6的层间介质层的平整方法，其特征是，在日本TEL公司制造的SCCM型腐蚀机，美国LAM公司制造的Exelan型腐蚀机或氧化物各向异性腐蚀机的两个机台上同时进行步骤S2和步骤S3。
9.按照权利要求6的层间介质层的平整方法，其特征是，层间介质层用氧化物构成。
10.按照权利要求6的层间介质层的平整方法，其特征是，层间介质层用二氧化硅构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410017564 CN1292467C (zh) | 2004-04-07 | 2004-04-07 | 半导体器件中隔离层或层间介质层的平整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410017564 CN1292467C (zh) | 2004-04-07 | 2004-04-07 | 半导体器件中隔离层或层间介质层的平整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1681102A CN1681102A (zh) | 2005-10-12 |
| CN1292467C true CN1292467C (zh) | 2006-12-27 |
Family
ID=35067611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410017564 Expired - Fee Related CN1292467C (zh) | 2004-04-07 | 2004-04-07 | 半导体器件中隔离层或层间介质层的平整方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1292467C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102023477B (zh) * | 2009-09-17 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
| CN105990130B (zh) * | 2015-02-04 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 平坦化方法 |
-
2004
- 2004-04-07 CN CN 200410017564 patent/CN1292467C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1681102A (zh) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1293622C (zh) | 半导体器件及其制造方法 | |
| CN1253926C (zh) | 多重栅极介电层的结构及其制造方法 | |
| CN1306587C (zh) | 具有浅沟槽隔离的半导体器件及其制造方法 | |
| CN1638088A (zh) | 半导体器件的制造方法 | |
| CN1106038C (zh) | 一种半导体器件的制造方法 | |
| CN1649126A (zh) | 用于在半导体器件中形成互连线的方法及互连线结构 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1773690A (zh) | 半导体结构及其制造方法 | |
| CN1614764A (zh) | 半导体器件的制造方法 | |
| CN1145208C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN101064296A (zh) | 半导体装置及其制造方法 | |
| CN1825541A (zh) | 自－对准的接触方法 | |
| CN1873957A (zh) | 分离栅极快闪元件与其制造方法 | |
| CN1862784A (zh) | 包括隔离沟槽的半导体器件及其制造方法 | |
| CN1292467C (zh) | 半导体器件中隔离层或层间介质层的平整方法 | |
| CN1278409C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN1208832C (zh) | 半导体器件及其制造方法 | |
| CN1272845C (zh) | 制造半导体器件接触插塞的方法 | |
| CN1278407C (zh) | 生产半导体器件的方法 | |
| CN1661799A (zh) | 半导体器件 | |
| CN1440049A (zh) | 半导体装置的制造方法 | |
| CN1519910A (zh) | 半导体装置的制造方法 | |
| CN1447413A (zh) | 使用双波纹技术制造半导体器件的方法 | |
| CN1121717C (zh) | 制作半导体器件中多层互连的方法 | |
| CN1231064A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111201 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111201 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061227 Termination date: 20190407 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |