CN1825541A - 自－对准的接触方法 - Google Patents
自－对准的接触方法 Download PDFInfo
- Publication number
- CN1825541A CN1825541A CNA2006100058031A CN200610005803A CN1825541A CN 1825541 A CN1825541 A CN 1825541A CN A2006100058031 A CNA2006100058031 A CN A2006100058031A CN 200610005803 A CN200610005803 A CN 200610005803A CN 1825541 A CN1825541 A CN 1825541A
- Authority
- CN
- China
- Prior art keywords
- structures
- expendable film
- substrate
- expose
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 125000003118 aryl group Chemical group 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 4
- 229910052799 carbon Inorganic materials 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 4
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 62
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 208000005189 Embolism Diseases 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
- E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
- E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
- E06B3/70—Door leaves
- E06B3/7001—Coverings therefor; Door leaves imitating traditional raised panel doors, e.g. engraved or embossed surfaces, with trim strips applied to the surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- E—FIXED CONSTRUCTIONS
- E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
- E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
- E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
- E06B3/70—Door leaves
- E06B3/82—Flush doors, i.e. with completely flat surface
-
- E—FIXED CONSTRUCTIONS
- E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
- E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
- E06B7/00—Special arrangements or measures in connection with doors or windows
- E06B7/16—Sealing arrangements on wings or parts co-operating with the wings
- E06B7/22—Sealing arrangements on wings or parts co-operating with the wings by means of elastic edgings, e.g. elastic rubber tubes; by means of resilient edgings, e.g. felt or plush strips, resilient metal strips
- E06B7/23—Plastic, sponge rubber, or like strips or tubes
- E06B7/2305—Plastic, sponge rubber, or like strips or tubes with an integrally formed part for fixing the edging
- E06B7/2307—Plastic, sponge rubber, or like strips or tubes with an integrally formed part for fixing the edging with a single sealing-line or -plane between the wing and the part co-operating with the wing
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
- E05Y2800/00—Details, accessories and auxiliary operations not otherwise provided for
- E05Y2800/40—Physical or chemical protection
- E05Y2800/422—Physical or chemical protection against vibration or noise
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
- E05Y2900/00—Application of doors, windows, wings or fittings thereof
- E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
- E05Y2900/112—Application of doors, windows, wings or fittings thereof for buildings or parts thereof for restrooms
Landscapes
- Engineering & Computer Science (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
在一个方面，提供一种自－对准的接触方法，其中衬底具有在衬底表面上隔开的多个结构，以及在该多个结构上和该多个结构之间淀积牺牲膜，牺牲膜的材料具有给定的承受温度。牺牲膜被构图，以露出邻近多个结构的衬底部分。在牺牲膜和衬底的露出部分上淀积绝缘层，绝缘层的淀积包括在低于牺牲膜材料的承受温度的温度下的热处理。绝缘层被平整，以露出牺牲膜，和牺牲膜被除去，以露出多个结构之间的各个区域。多个结构之间的各个区域用导电材料填充。
Description
技术领域
本发明总体上涉及半导体器件的制造，以及更具体，本发明涉及用于半导体器件的制造的自-对准接触方法。
背景技术
自-对准接触方法被用来克服制造高密度半导体器件中遇到的掩模对准问题。简要地，这种方法的特点在于特大尺寸的掩模开口的使用，特大尺寸的掩模开口露出被开口内对准的结构限制的接触区。这些区域中形成的接触是“自-对准的”，意味着它们被该结构限定，而不是掩模开口。
图1A至1G是用于解释常规自-对准接触方法的例子的示意性剖面图。
首先参考图1A，在半导体衬底100中的场氧化区101之间限定有源区102。多个栅极结构110在衬底100的表面上隔开。在该例子中，两个栅极结构110位于场氧化区101之上，剩下的两个栅极结构位于有源区102上。同样，在该例子中，每个栅极结构110由多晶硅层104、钨层105和氮化硅层106的叠层形成。
在衬底100的表面和位于有源区102上的栅极结构110之间插入栅氧化物层103。此外，侧壁隔片107位于栅极结构110的侧壁上，以及刻蚀停止层108覆盖栅极结构110、侧壁隔片107和衬底100的露出表面部分。
转向图1B，然后淀积层间介质层111，以覆盖栅极结构110和填充栅极结构110之间的间隙。
接下来，如图1C所示，通过化学机械抛光CMP除去ILD 111的上部，以露出刻蚀停止层108的顶表面。
参考图1D，然后形成具有开口A的光刻胶图形112，开口A在两个最外的栅极结构110之间延伸。换句话说，光刻胶图形的一个边缘在最外栅极结构110之一上对准，而相对的边缘在另一最外的栅极结构110上对准。因而，位于栅极结构110之间的接触区中的ILD 111的上表面部分被露出。
然后，如图1E所示，使用光刻胶图形112作为刻蚀掩模，进行刻蚀工序。结果，从栅极结构110之间除去ILD 111，以在栅极结构110的相邻对之间限定自-对准接触孔。同样，由于氮化硅和ILD 111的氧化物材料之间的低刻蚀选择率，每个栅电极结构110的部分掩模108和氮化硅106被除去。
参考图1F，然后淀积导电层113，以便填充自-对准接触孔并基本上覆盖整个器件。
最后，参考图1G，通过CMP除去导电膜113的上部(图1F)，以露出每个栅极结构110的顶表面。结果，在有源区102上和栅极结构110的相邻对之间形成多个自-对准的接触栓塞114。
如上所述的自-对准接触工艺具有某些缺点。例如，如图1E所示，在介质层111的干法刻蚀过程中，栅电极通常被露出。结果，由于侧壁隔片107的不注意的干法刻蚀可能发生栅泄漏(gate leakage)。
此外，如图1E所示，在除去ILD 111之后，位于场氧化区101上的栅极结构110与位于有源区102上的栅极结构110相比具有更高的垂直侧面。结果，导电层113的CMP必须进行较长时间，以保证横穿整个晶片除去栅极结构110的较高部分。这些可能导致减薄位于有源区102上的栅极结构110的氮化硅106，这又可能在导电栓塞114和栅极结构110的导电部分之间引起短路。
发明内容
根据本发明的一个方面，提供一种自-对准的接触方法，其中衬底具有在衬底表面上隔开的多个结构，以及在该多个结构上和该多个结构之间淀积牺牲膜，其中牺牲膜的材料具有给定的承受温度。牺牲膜被构图，以露出邻近该多个结构的部分衬底。在牺牲膜和衬底的露出部分上淀积绝缘层，绝缘层的淀积包括在小于牺牲膜材料的承受温度的温度下的热处理。绝缘层被平整，以露出牺牲膜，以及牺牲膜被除去，以露出多个结构之间的各个区域。多个结构之间的各个区域用导电材料填充。
根据本发明的另一方面，提供一种自-对准的接触方法，其中衬底设有在衬底表面上隔开的多个结构，以及在该多个结构上和该多个结构之间淀积的牺牲膜，牺牲膜的材料是非感光性的。牺牲膜被构图，以露出邻近该多个结构的部分衬底，以及在牺牲膜和露出的衬底部分上淀积绝缘层。绝缘层被平整，以露出牺牲膜，以及牺牲膜被除去，以露出多个结构之间的各个区域。多个结构之间的各个区域用导电材料填充。
根据本发明的又一方面，提供一种自-对准的接触方法，其中衬底设有在衬底表面上隔开的多个结构，以及在衬底上和该多个结构之间淀积牺牲膜。在牺牲膜上形成掩模图形，牺牲膜在多个结构上对准，以及使用该掩模图形作为刻蚀掩模，干法刻蚀牺牲膜，以露出邻近多个结构的部分衬底。在牺牲膜和衬底的露出部分上淀积绝缘层，以及绝缘层被平整，以露出牺牲膜。绝缘层被除去，以露出多个结构之间的各个区域，以及多个结构之间的各个区域用导电材料填充。
根据本发明的一个方面，提供一种自-对准的接触方法，其中衬底设有在衬底的表面中隔开的第一和第二器件隔离区，第一结构位于第一器件隔离区上，第二结构位于第二器件隔离区，以及至少一个第三结构位于第一和第二栅极结构之间的衬底的表面上。在衬底上和第一、第二和第三结构之间淀积牺牲膜，以及在牺牲膜上形成刻蚀掩模，掩模具有在第一栅极结构上对准的第一边缘和在第二栅极结构上对准的相对第二边缘。使用该刻蚀掩模作为掩模，干法刻蚀牺牲膜，以露出邻近第一结构的衬底的第一表面部分，和露出邻近第二结构的衬底的第二表面部分。在牺牲膜上和衬底的露出第一和第二表面部分上淀积绝缘层，以及绝缘层被平整，以露出牺牲膜。牺牲膜被除去，以露出位于第一、第二和第三结构之间的各个接触区，多个结构之间的各个接触区用导电材料填充。
附图说明
参考附图、由以下详细描述将使本发明的上述及其他方面和特点变得更明显，其中：
图1A至1G是用于解释常规自-对准接触方法的示意性剖面图；
图2是用于解释根据本发明的实施例的自-对准接触方法的工艺流程图；以及
图3A至3I是用于解释根据本发明的实施例的自-对准接触方法的示意性剖面图。
具体实施方式
现在将参考本发明的优选但是是非限制性的实施例详细说明本发明。
图2是用于描述根据本发明的实施例的自-对准接触方法的流程图。
最初，在步骤S201，牺牲层被构图，以填充穿过衬底表面的隔开的结构之间限定的接触区。导电结构可以是，例如，半导体器件的栅极结构和/或位线结构。
接下来，在步骤S202，在牺牲层上和在衬底的露出部分上淀积绝缘层。
然后，在步骤S203，绝缘层被平整，以露出牺牲层，以及在步骤S204，露出的牺牲层被除去，以在衬底的表面上隔开的结构之间限定多个自-对准的接触区。
最终，在步骤S205，用导电材料填充自-对准接触区，由此形成多个自-对准的接触。
现在将参考图3A至3I描述根据本发明的自-对准接触方法的具体例子。
图3A至3I是用于说明本发明的实施例的自-对准接触方法的示意性剖面图。
首先参考图3A，在半导体衬底300中的场氧化区301之间限定有源区302。多个导电结构310在衬底300的表面上隔开，以便在导电结构310的相邻对之间限定多个接触区309。在该例子中，两个导电极结构310位于场氧化区301之上，以及剩下的两个导电极结构310位于有源区302上。
在该实施例的例子中，每个导电结构310是由多晶硅层304、钨层305和氮化硅层306的叠层(stack)形成的栅极结构。仅仅作为例子，多晶硅层304可以具有约770的厚度，钨层305可以具有约350的厚度，以及氮化硅层306可以具有约1800的厚度。因而，在该例子中，每个栅极结构310具有约2.9k的厚度。
在衬底300的表面和位于有源区302上的栅极结构310之间插入栅氧化物层303。此外，侧壁隔片307位于栅极结构310的侧壁上，以及刻蚀停止层308覆盖栅极结构310、侧壁隔片307和衬底300的露出表面部分。
转向图3B，栅极结构310覆有牺牲层320，以便填充栅极结构310之间的接触区309(图3A)。如之后变得明白，牺牲层的优选性能包括良好的填充性能、高承受温度以及良好的CMP和灰化除去性能。在该例子中，牺牲层320是具有高承受温度的非光敏材料，如聚亚芳醚(PAE)层或不定形碳层(ACL)。在这里，“承受温度”定义为材料变形、燃烧时，或相反变得不适于其想要的目的的温度。优选，牺牲层具有至少425℃的承受温度，以及更优选牺牲层320具有至少450℃的承受温度。PAE具有约450℃的承受温度，以及ACL具有约600℃的承受温度。
牺牲层320的厚度取决于栅极结构310的厚度。在上面给出的例子中，栅极结构310的厚度约为2.9k，牺牲层320的厚度优选约大于2.9k。作为例子，牺牲层320可以被淀积至约4.0k的厚度。
如图3C表示，在牺牲层320上构图光刻胶321，以便覆盖底下的接触区309(图3A)。在该例子中的，光刻胶221的一个边缘优选在最左边的栅极结构310上对准，而光刻胶321的相对边缘优选在最右边栅极结构310上对准。
然后，如图3D所示，使用光刻胶321作为掩模进行干法刻蚀工序，以除去位于接触区309(图3A)外面的部分牺牲层320(图3C)。结果，在接触区309(图3A)内限定牺牲模制层320a。
参考图3E，在光刻胶321(图3D)被优选除去之后，在牺牲模制层320a、最外的栅极结构310的露出部分以及衬底301的表面上淀积层间介质(ILD)层321。ILD层321的材料例子包括HDP、PE-TEOS、BPSG、USG、TOSZ、SOG和低-k材料。ILD层321优选被淀积至至少与栅极结构310一样大的厚度。在上面给出的例子中，栅极结构具有约2.9k的厚度，ILD层321被淀积至约超过2.9的厚度。在该实施例的例子中，ILD层321被淀积至足以覆盖牺牲模制层320a的上表面的厚度。例如，牺牲模制层210a的厚度约为4k，ILD层321的厚度可以约为6k。
所属领域的技术人员应该理解，ILD层321的形成通常包括退火淀积的绝缘材料的热处理工序。典型地，例如，在约400℃的温度下发生氧化物淀积。这优选小于牺牲层320的承受温度，因此避免在ILD层321的形成过程中对牺牲层320造成损坏。
参考图3F，ILD层321被经受化学机械抛光(CMP)，以便露出牺牲模制层320a的顶表面。具体，图3F说明在位于栅极结构310顶上的刻蚀停止层308的露出之前停止CMP的情况。但是，继续CMP工序直到栅极结构310被露出也是可以的，事实上，一些氮化硅306可能被除去。所属领域的技术人员容易理解，图中表示的结构仅仅是穿过晶片的表面同时形成的许多相似结构的一个。CMP工序应该继续，直到晶片的每个器件的牺牲模制层320a被露出。但是，穿过晶片表面的高度变化和CMP工序中的瑕疵可能导致ILD层321的除去量不同。换句话说，CMP工序可能导致部分除去晶片上的一个器件的栅极结构的氮化硅306，和不除去相同晶片上的另一器件的栅极结构的氮化硅306。
现在转到图3G，进行灰化工序，以除去牺牲层210a(图2F)。结果，在导电结构310之间限定自-对准的接触区213。
在该实施例的例子中，灰化工序用来除去牺牲层320a。这些与先前结合图1E描述的除去层间介质层的常规方法的干法刻蚀工序形成对比。因而，导电结构310不暴露于潜在地损坏的干法刻蚀环境。
接下来，如图3H所示，用导电层324填充自-对准接触区313(图3G)。在该实施例的例子中，导电材料314是多晶硅材料。
最终，如图3I所示，导电层324(图3H)被平整，以露出导电结构310的上表面部分。在该实施例的例子中，通过执行CMP工序进行平整。结果，在导电结构310之间形成自-对准的接触栓塞324a。
根据本实施例的例子，上述的CMP工序在其中所有导电结构310基本上具有相同垂直高度的条件下进行。这些和先前结合图1F描述的常规方法形成对比。因而，避免CMP工序过度露出位于有源区302上的导电结构310。因此较少的氮化硅被除去，由此减小之后形成的导电栓塞和栅极结构的导电部分之间短路事件。
尽管上面结合其优选实施例描述了本发明，但是本发明不被如此限制。相反地，对于所属领域的普通技术人员来说，优选实施例的各种变化和改进将变得更明显。由此，本发明不局限于上述的优选实施例。相反，发明的真正精神和范围由伴随的权利要求限定。
Claims (42)
1.一种自-对准的接触方法，包括：
提供在衬底的表面上具有多个隔开的结构的衬底；
在该多个结构上和该多个结构之间淀积牺牲膜，其中牺牲膜的材料具有给定的承受温度；
构图牺牲膜，以露出邻近多个结构的部分衬底；
在牺牲膜和衬底的露出部分上淀积绝缘层，其中绝缘层的淀积包括在低于牺牲膜材料的承受温度的温度下的热处理；
平整绝缘层，以露出牺牲膜；
除去牺牲膜，以露出多个结构之间的各个区域；以及
用导电材料填充多个结构之间的各个区域。
2.根据权利要求1的方法，其中承受温度至少是425℃。
3.根据权利要求1的方法，其中承受温度至少是450℃。
4.根据权利要求1的方法，其中承受温度至少是425℃，以及热处理温度小于425℃。
5.根据权利要求1的方法，其中承受温度至少是450℃，以及热处理温度小于450℃。
6.根据权利要求1的方法，其中牺牲膜材料包括聚亚芳醚。
7.根据权利要求1的方法，其中牺牲膜材料包括不定形碳。
8.根据权利要求1的方法，其中该结构是栅极结构。
9.根据权利要求8的方法，其中每个栅极结构包括在至少一个导电层上层叠的氮化物层。
10.根据权利要求1的方法，其中通过灰化除去牺牲层。
11.根据权利要求1的方法，其中该结构是位线结构。
12.根据权利要求1的方法，其中多个结构之间的各个区域的填充包括导电材料的化学机械抛光，以露出多个结构的顶表面。
13.一种自-对准的接触方法，包括：
提供在衬底的表面上具有多个隔开结构的衬底；
在该多个结构上和该多个结构之间淀积牺牲膜，其中牺牲膜的材料是非感光性的；
构图牺牲膜，以露出邻近多个结构的部分衬底；
在牺牲膜上和衬底的露出部分上淀积绝缘层；
平整绝缘层，以露出牺牲膜；
除去牺牲膜，以露出多个结构之间的各个区域；以及
用导电材料填充多个结构之间的各个区域。
14.根据权利要求13的方法，其中牺牲膜材料包括聚亚芳醚。
15.根据权利要求13的方法，其中牺牲膜材料包括不定形碳。
16.根据权利要求13的方法，其中该结构是栅极结构。
17.根据权利要求16的方法，其中每个栅极结构包括在至少一个导电层上层叠的氮化物层。
18.根据权利要求13的方法，其中通过灰化除去牺牲层。
19.根据权利要求13的方法，其中绝缘层的淀积包括热处理，以及其中热处理的温度小于牺牲层的承受温度。
20.根据权利要求19的方法，其中牺牲层的承受温度至少是425℃。
21.根据权利要求19的方法，其中牺牲层的承受温度至少是450℃。
22.根据权利要求13的方法，其中多个结构之间的各个区域的填充包括导电材料的化学机械抛光，以露出多个结构的顶表面。
23.一种自-对准的接触方法，包括：
提供在衬底的表面上具有多个隔开结构的衬底；
在衬底上和该多个结构之间淀积牺牲膜；
在牺牲膜上形成掩模图形，牺牲膜在多个结构上对准；
使用掩模图形作为刻蚀掩模，干法刻蚀牺牲膜，以露出邻近多个结构的部分衬底；
在牺牲膜上和衬底的露出部分上淀积绝缘层；
平整绝缘层，以露出牺牲膜；
除去牺牲膜，以露出多个结构之间的各个区域；以及
用导电材料填充多个结构之间的各个区域。
24.根据权利要求23的方法，其中牺牲膜材料包括聚亚芳醚。
25.根据权利要求23的方法，其中牺牲膜材料包括不定形碳。
26.根据权利要求23的方法，其中该结构是栅极结构。
27.根据权利要求26的方法，其中每个栅极结构包括在至少一个导电层上层叠的氮化物层。
28.根据权利要求23的方法，其中通过灰化除去牺牲层。
29.根据权利要求23的方法，其中绝缘层的淀积包括热处理，以及其中热处理的温度小于牺牲层的承受温度。
30.根据权利要求29的方法，其中牺牲层的承受温度至少是425℃。
31.根据权利要求29的方法，其中牺牲层的承受温度至少是450℃。
32.根据权利要求23的方法，其中多个结构之间的各个区域的填充包括导电材料的化学机械抛光，以露出多个结构的顶表面。
33.一种自-对准的接触方法，包括：
提供具有在衬底表面中隔开的第一和第二器件隔离区的衬底，第一结构位于第一器件隔离区上，第二结构位于第二器件隔离区上，以及至少一个第三结构位于第一和第二栅极结构之间的衬底表面上；
在衬底上和第一、第二和第三结构之间淀积牺牲膜；
在牺牲膜上形成刻蚀掩模，其中该掩模具有在第一栅极结构上对准的第一边缘和在第二栅极结构上对准的相对第二边缘；
使用刻蚀掩模作为掩模，干法刻蚀牺牲膜，以露出邻近第一结构的衬底的第一表面部分，和露出邻近第二结构的衬底的第二表面部分；
在牺牲膜上和衬底的露出第一和第二表面部分上淀积绝缘层；
平整绝缘层，以露出牺牲膜；
除去牺牲膜，以露出位于第一、第二和第三结构之间的各个接触区；以及
用导电材料填充多个结构之间的各个接触区。
34.根据权利要求33的方法，其中牺牲膜材料包括聚亚芳醚。
35.根据权利要求33的方法，其中牺牲膜材料包括不定形碳。
36.根据权利要求33的方法，其中第一、第二和第三结构是栅极结构。
37.根据权利要求36的方法，其中每个栅极结构包括在至少一个导电层上层叠的氮化物层。
38.根据权利要求33的方法，其中通过灰化除去牺牲层。
39.根据权利要求33的方法，其中绝缘层的淀积包括热处理，以及其中热处理的温度小于牺牲层的承受温度。
40.根据权利要求39的方法，其中牺牲层的承受温度至少是425℃。
41.根据权利要求39的方法，其中牺牲层的承受温度至少是450℃。
42.根据权利要求33的方法，其中多个结构之间的各个区域的填充包括导电材料的化学机械抛光，以露出多个结构的顶表面。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050002051 | 2005-01-10 | ||
| KR1020050002051A KR100640628B1 (ko) | 2005-01-10 | 2005-01-10 | 반도체 소자의 자기정렬 콘택 플러그 형성 방법 |
| US11/293,126 | 2005-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1825541A true CN1825541A (zh) | 2006-08-30 |
Family
ID=36653817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100058031A Pending CN1825541A (zh) | 2005-01-10 | 2006-01-10 | 自－对准的接触方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060154460A1 (zh) |
| KR (1) | KR100640628B1 (zh) |
| CN (1) | CN1825541A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891085A (zh) * | 2011-07-20 | 2013-01-23 | 联华电子股份有限公司 | 具有金属栅极的半导体元件及其制作方法 |
| CN103021932A (zh) * | 2011-09-21 | 2013-04-03 | 南亚科技股份有限公司 | 形成较小高差的半导体组件导电接触及半导体组件的方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505062B1 (ko) * | 2003-02-22 | 2005-07-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7563702B2 (en) * | 2006-04-28 | 2009-07-21 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| JP4205734B2 (ja) * | 2006-05-25 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR20080086692A (ko) * | 2007-03-23 | 2008-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8435898B2 (en) * | 2007-04-05 | 2013-05-07 | Freescale Semiconductor, Inc. | First inter-layer dielectric stack for non-volatile memory |
| KR101406888B1 (ko) * | 2007-12-13 | 2014-06-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR101587601B1 (ko) * | 2009-01-14 | 2016-01-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR102591632B1 (ko) * | 2016-12-09 | 2023-10-20 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US10600687B2 (en) * | 2017-04-19 | 2020-03-24 | Tokyo Electron Limited | Process integration techniques using a carbon layer to form self-aligned structures |
| CN113964088B (zh) * | 2021-09-29 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6010935A (en) * | 1997-08-21 | 2000-01-04 | Micron Technology, Inc. | Self aligned contacts |
| JP4765157B2 (ja) * | 1999-11-17 | 2011-09-07 | 株式会社デンソー | 半導体基板の製造方法 |
| US6503827B1 (en) * | 2000-06-28 | 2003-01-07 | International Business Machines Corporation | Method of reducing planarization defects |
| US7126198B2 (en) * | 2002-09-03 | 2006-10-24 | Agere Systems Inc. | Protruding spacers for self-aligned contacts |
| US6653202B1 (en) * | 2003-01-17 | 2003-11-25 | Advanced Micro Devices, Inc. | Method of shallow trench isolation (STI) formation using amorphous carbon |
| US6680521B1 (en) * | 2003-04-09 | 2004-01-20 | Newport Fab, Llc | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
| US7132306B1 (en) * | 2003-12-08 | 2006-11-07 | Advanced Micro Devices, Inc. | Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set |
-
2005
- 2005-01-10 KR KR1020050002051A patent/KR100640628B1/ko not_active IP Right Cessation
- 2005-12-05 US US11/293,126 patent/US20060154460A1/en not_active Abandoned
-
2006
- 2006-01-10 CN CNA2006100058031A patent/CN1825541A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891085A (zh) * | 2011-07-20 | 2013-01-23 | 联华电子股份有限公司 | 具有金属栅极的半导体元件及其制作方法 |
| CN102891085B (zh) * | 2011-07-20 | 2016-08-03 | 联华电子股份有限公司 | 具有金属栅极的半导体元件及其制作方法 |
| CN103021932A (zh) * | 2011-09-21 | 2013-04-03 | 南亚科技股份有限公司 | 形成较小高差的半导体组件导电接触及半导体组件的方法 |
| CN103021932B (zh) * | 2011-09-21 | 2016-01-20 | 南亚科技股份有限公司 | 形成较小高差的半导体组件导电接触及半导体组件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060081561A (ko) | 2006-07-13 |
| KR100640628B1 (ko) | 2006-10-31 |
| US20060154460A1 (en) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1825541A (zh) | 自－对准的接触方法 | |
| KR100505658B1 (ko) | ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자 | |
| KR100645458B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| US8242018B2 (en) | Semiconductor device having fine contacts and method of fabricating the same | |
| KR100673884B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| US7335589B2 (en) | Method of forming contact via through multiple layers of dielectric material | |
| US8722532B2 (en) | Semiconductor device and a method for manufacturing a semiconductor device | |
| CN1280903C (zh) | 具有伪结构的半导体器件 | |
| CN1222753A (zh) | 在半导体器件中形成自对准接触的方法 | |
| KR100571658B1 (ko) | 반도체소자 제조 방법 | |
| US8513809B2 (en) | Semiconductor device | |
| CN1959953A (zh) | 制造半导体器件的方法 | |
| CN1976002A (zh) | 使用双金属镶嵌工艺形成接触结构的方法 | |
| US6271119B1 (en) | Method for making semiconductor device | |
| CN1873957A (zh) | 分离栅极快闪元件与其制造方法 | |
| TWI308786B (en) | Method for fabricating semiconductor device | |
| US7314807B2 (en) | Methods of manufacturing a metal-insulator-metal capacitor | |
| CN1268768A (zh) | 制造半导体器件的方法 | |
| KR101147387B1 (ko) | 반도체 소자의 제조방법 | |
| US20060134859A1 (en) | Mask for forming landing plug contact hole and plug forming method using the same | |
| KR20010061785A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| JP2006196895A (ja) | 自己整列コンタクトの形成方法 | |
| KR100677990B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100013948A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101073126B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |