CN1268768A - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1268768A CN1268768A CN00103559A CN00103559A CN1268768A CN 1268768 A CN1268768 A CN 1268768A CN 00103559 A CN00103559 A CN 00103559A CN 00103559 A CN00103559 A CN 00103559A CN 1268768 A CN1268768 A CN 1268768A
- Authority
- CN
- China
- Prior art keywords
- film
- corrosion
- interlayer dielectric
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 238000005260 corrosion Methods 0.000 claims description 60
- 230000007797 corrosion Effects 0.000 claims description 60
- 208000005189 Embolism Diseases 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 11
- 238000011049 filling Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 9
- 230000003628 erosive effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000009958 sewing Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造半导体器件的方法,包括下列步骤:形成接触孔208以露出半导体衬底201上的腐蚀停止膜205;去除该露出的腐蚀停止膜205;填充接触孔208以形成接触栓塞210;去除层间绝缘膜206上淀积的膜209,露出接触栓塞210;腐蚀层间绝缘膜206并去除腐蚀停止膜205;形成层间绝缘膜211;腐蚀层间绝缘膜211和栅电极203的绝缘膜204,形成接触孔213;去除扩散层231上露出的腐蚀停止膜205;填充接触孔213,形成接触栓塞215。
Description
本发明涉及半导体器件和制造半导体器件的方法，特别涉及消除了过腐蚀和具有稳定的晶体管特性的半导体器件及其制造方法。
在利用自对准工艺形成半导体器件中的接触的互连技术中，特别是利用由氮化硅膜构成的腐蚀停止膜形成自对准接触的方法在过去伴随有下列问题。
图8是展示一般自对准接触工艺应用于存储装置的工序剖面图。
如图8(a)所示，在硅衬底401和元件隔离区402上形成由氮化硅膜构成的栅电极403和绝缘膜404，然后淀积用作腐蚀停止膜的氮化硅膜405，以便覆盖栅电极和硅衬底。在形成作为层间绝缘膜的BPSG膜406之后，进行自对准接触腐蚀，形成接触栓塞410。接着，在使用CVD工艺形成层间绝缘膜411之后，在光刻胶412上形成接触图形，该图形被用作腐蚀BPSG膜406的掩模。
在此之后，如图8(b)所示，腐蚀氮化硅膜405。当进行该腐蚀时，如果利用诸如CF4之类的碳氟化物气体进行通常的氮化物膜腐蚀，那么由于不可能实现相对于硅衬底的选择比，因而硅衬底401同时被腐蚀。
如图9所示，该图是晶体管结构的简化图，用场氧化膜415隔离例如在P型硅衬底414上的各晶体管，该晶体管由栅电极416、将用作源和漏的n型扩散层418和接触电极417形成，当过腐蚀由硅构成的n型扩散层时，存在如图9所示方向A上的漏电流，其结果是不可能实现稳定的晶体管特性。
尽管以上应用于其中栅电极上的绝缘膜404是氮化硅膜的情况，但即使栅极上的该绝缘膜404是氧化硅膜，由于如上所述相同的理由，腐蚀该场氧化膜415，也存在如图9所示的方向B或方向C上的漏电流，其结果是不可能实现稳定的晶体管特性。
在日本未审查专利公开(特开)平9-205185中，公开了一种预先从栅极上去除氮化硅膜的方法。可是，该方法要求额外的光刻工艺，从而导致工艺步骤数增加的问题。
因此，鉴于现有技术中的上述缺陷，本发明的目的在于提供一种制造半导体器件的新方法，用该方法可防止过腐蚀而不必增加光刻步骤的数量，并且可实现稳定的晶体管特性。
为了实现上述目的，本发明的第一方案具有下列基本技术构成。
具体地说，本发明的第一方案是制造具有接触栓塞的半导体器件的方法，该方法包括下列步骤：第一步骤，在半导体衬底上形成多晶硅膜和绝缘膜，然后腐蚀多晶硅膜和绝缘膜成为预定的形状，以便形成栅电极，此后，在衬底的整个表面上形成腐蚀停止膜并在其整个表面上形成层间绝缘膜；第二步骤，在层间绝缘膜中形成到达半导体衬底的接触孔，以便使半导体衬底上的腐蚀停止膜露出；第三步骤，去除在半导体衬底上的露出的腐蚀停止膜；第四步骤，填充接触孔，形成接触栓塞；第五步骤，在形成接触栓塞时，去除淀积于层间绝缘膜上的膜，以便露出接触栓塞；第六步骤，腐蚀层间绝缘膜和去除栅电极上的腐蚀停止膜；第七步骤，在衬底的整个表面上形成层间绝缘膜；第八步骤，腐蚀层间绝缘膜，以便露出扩散层上的腐蚀停止膜，并腐蚀栅电极的绝缘膜，以便在扩散层和栅电极上形成接触孔；第九步骤，去除在扩散层上露出的腐蚀停止膜；第十步骤，填充由第八和第九步骤形成的接触孔，以便形成接触栓塞。
在本发明的第二方案中，在第六步骤，使用CF4和CHF3气体作为腐蚀气体。
在本发明的第三方案中，在第六步骤，层间绝缘膜和腐蚀停止膜的腐蚀速率高于在第四步骤中形成的接触栓塞的腐蚀速率。
在本发明的第四方案中，在第八步骤，使用C4F8、Ar、CO和O2气体作为腐蚀气体。
在本发明的第五方案中，在第八步骤，层间绝缘膜的腐蚀速率高于腐蚀停止膜的腐蚀速率。
在本发明的第六方案中，在第九步骤，使用CHF3、Ar和O2气体作为腐蚀气体。
按照以上的操作，由于在栅电极上没有腐蚀停止膜，因而当进行接触孔腐蚀时可防止扩散层的过腐蚀，从而能够形成具有稳定元件隔离特性的器件。
图1(a)-1(c)是表示本发明制造半导体器件的方法实施例图。
图2(a)-2(c)是表示本发明制造半导体器件的方法的工艺步骤的剖面图。
图3(a)-3(c)是表示在图2所示步骤之后的工艺步骤的剖面图。
图4(a)和4(b)是表示在图3所示步骤之后的工艺步骤的剖面图。
图5(a)和5(b)是表示在图4所示步骤之后的工艺步骤的剖面图。
图6(a)和6(b)是表示在图5所示步骤之后的工艺步骤的剖面图。
图7是表示本发明的腐蚀装置的简要视图。
图8(a)和8(b)表示现有技术的制造半导体器件的方法图。
图9是表示现有技术的半导体器件图。
下面，参照有关的附图，详细说明按照本发明的制造半导体器件的方法实施例。
图2-图6显示了按照本发明的制造半导体器件的方法。
在这些附图中，图2(a)表示第一步骤，由此在半导体衬底201上形成多晶硅膜203和绝缘膜204，然后腐蚀多晶硅膜203和绝缘膜204成为预定的形状，以便形成栅电极203，此后，在衬底的整个表面上形成腐蚀停止膜205和在其整个表面上形成层间绝缘膜206。
图2(c)表示第二步骤，由此在层间绝缘膜206中形成到达半导体衬底的接触孔208，以便使半导体衬底上的腐蚀停止膜205露出。
图3(a)表示第三步骤，由此去除在半导体衬底201上的露出的腐蚀停止膜205。
图3(b)表示第四步骤，由此填充接触孔208，形成接触栓塞210。
图3(c)表示第五步骤，由此去除在形成接触栓塞210时淀积于层间绝缘膜206上的膜209，以便露出接触栓塞210。
图4(a)表示第六步骤，由此腐蚀层间绝缘膜206，并去除栅电极203上的腐蚀停止膜205。
图4(b)表示第七步骤，由此在衬底的整个表面上形成层间绝缘膜211。
图5(a)表示第八步骤，由此腐蚀层间绝缘膜211和206，以便露出扩散层231上的腐蚀停止膜205，和腐蚀栅电极203的绝缘膜204，以便在扩散层231和栅电极203上形成接触孔213。
图5(b)表示第九步骤，由此去除在扩散层231上露出的腐蚀停止膜205。
图6(a)表示第十步骤，由此填充由第八和第九步骤形成的接触孔213，以便形成接触栓塞215。
下面更详细地说明本发明。
图2-图6所示的存储装置的剖面图展示按照本发明的制造半导体器件的方法。
如图2(a)所示，按0.2μm的间隔，在半导体衬底201上的存储器单元部分和元件分离区域202中形成其宽度为0.2μm和高度为200nm的栅电极203，和由氧化硅膜、氮化硅膜或氮氧化物膜构成的高度为200nm的绝缘层。在周围区域中，按0.8μm的间隔，形成最小宽度为0.3μm的栅电极203。使用常规的CVD工艺淀积在自对准接触工艺中用作腐蚀停止膜的氮化硅膜205，以便覆盖栅极和硅衬底，然后，形成作为层间绝缘膜的BPGS膜206。当完成这些操作之后，从硅衬底表面到层间绝缘膜上表面的厚度为例如800nm。
在如图2(b)所示的存储器单元部分中，利用光刻工艺构图光刻胶207和构图0.3μm的接触孔，该接触孔大于栅电极的间隔。然后如图2(c)所示，用氧化膜腐蚀装置腐蚀BPSG膜206，随后，如图3(a)所示，腐蚀半导体衬底上的氮化硅膜205，剥离光刻胶207，由此形成接触孔208。
如图3(b)所示，利用CVD工艺在接触孔208和层间膜206上中淀积掺有磷的多晶硅。为了去除层间膜206上的多晶硅，如图3(c)所示，利用使用氯或氧等作为腐蚀气体的硅腐蚀装置腐蚀整个表面，由此形成接触栓塞210。
在具有露出的接触栓塞210的条件下，使用氧干腐蚀装置对BPSG膜和腐蚀中止氮化硅膜205进行腐蚀，以便露出栅电极203的上表面。干腐蚀装置例如是具有13.56MHz的RF频率的平板型RIE装置，其腐蚀条件是例如5Pa的压力，50和10sccm的CF4和CHF3气流，50℃的电极温度，和1200w的RF功率，在该条件下，对氧化硅膜、氮化硅膜多晶硅的腐蚀速率分别为600nm/分、500nm/分和100nm/分。为了控制腐蚀量，采用监测等离子体发射光改变的腐蚀点检测器。例如，监视483nm的CO发射波长和388nm的CN发射波长，检测其强度的改变，从而使腐蚀达到栅电极203的上表面。
通过上述腐蚀，如图4(a)所示，在扩散层上保留氮化物膜，而不残存栅极的任何氮化物膜205。由于多晶硅的腐蚀速率低，因而接触栓塞210基本上保持原来的形状。
另一方面，干腐蚀方法也可以是这样来进行，在对氧化硅膜的腐蚀速率高于对氮化硅膜的腐蚀速率的条件下，在腐蚀BPSG膜206之后，腐蚀氮化硅膜。
此后，如图4(b)所示，用CVD工艺形成BPSG膜，在氮气氛下进行热处理，以便进行回流，从而形成层间绝缘膜211。然后，涂敷光刻胶212，用光刻工艺在接触栓塞210、栅电极和扩散层上形成接触图形。
接着，例如，使用如图7所示的腐蚀装置，如图5(a)所示，腐蚀BPSG膜211、206和氧化硅膜204，其中该腐蚀装置在顶部有气体供给机构和在底部有排气机构的腔室301中具有上电极302和下电极303的两个相对电极，电极通过各匹配盒305和306与RF源307和308连接。当实施这些操作时，该腐蚀装置在上电极的RF频率是27MHz，在下电极的RF频率是800KHz，RF功率在上电极是2000W，在下电极是1400W，压力是25毫乇，C4F8、Ar、CO和O2的气流分别是20、300、100和10sccm，下电极温度为-20℃。在这些条件下，对BSPG膜和氮化硅膜的腐蚀速率分别是600nm/分和50nm/分。如果利用该腐蚀速率差，那么可以停止对硅衬底201上的氮化硅膜205的腐蚀。
接着，例如使用图7的腐蚀装置，在顶部和底部为例如1500W和1400W的RF功率，50毫乇的压力，CHF3、Ar和O2的气流分别是30、200和10sccm，下电极温度为-20℃的腐蚀条件下，腐蚀氮化硅膜205，以便露出硅衬底201，如图5(b)所示。当实施该操作时，可以进行控制，以便不会发生硅衬底201的过腐蚀，并可防止元件隔离特性变劣和接触漏泄。
在剥离光刻胶之后，如图6(a)所示，溅射阻挡金属，用CVD工艺淀积钨膜214，由此形成接触栓塞。
此后，如图6(b)所示，进行互连构图和腐蚀，形成接触栓塞215和金属互连层216，由此电连接栅电极、接触栓塞和扩散层。
在该实施例的应用实例中，并不限于上述材料和在其说明中给出的数值。
通过采用上述构成，按照本发明的制造半导体器件的方法可防止硅衬底上的扩散层和场氧化膜的过腐蚀，而不必增加光刻工艺步骤数量，由此实现具有极好稳定性和没有接触漏泄的器件。
Claims (6)
1.一种制造具有接触栓塞的半导体器件的方法，所述方法包括下列步骤：
第一步骤，在半导体衬底上形成多晶硅膜和绝缘膜，然后腐蚀所述多晶硅膜和所述绝缘膜成为预定的形状，以便形成栅电极，此后，在所述衬底的整个表面上形成腐蚀停止膜和在其所述整个表面上形成层间绝缘膜；
第二步骤，在所述层间绝缘膜中形成到达所述半导体衬底的接触孔，以便使所述半导体衬底上的所述腐蚀停止膜露出；
第三步骤，去除在所述半导体衬底上的露出的腐蚀停止膜；
第四步骤，填充所述接触孔，形成接触栓塞；
第五步骤，在形成所述接触栓塞时，去除淀积于所述层间绝缘膜上的膜，以便露出所述接触栓塞；
第六步骤，腐蚀所述层间绝缘膜和去除所述栅电极上的所述腐蚀停止膜；
第七步骤，在所述衬底的整个表面上形成层间绝缘膜；
第八步骤，腐蚀所述层间绝缘膜，以便露出扩散层上的所述腐蚀停止膜，和腐蚀所述栅电极的所述绝缘膜，以便在所述扩散层和所述栅电极上形成接触孔；
第九步骤，去除在所述扩散层上露出的所述腐蚀停止膜；
第十步骤，填充由所述第八步骤和所述第九步骤形成的所述接触孔，以便形成所述接触栓塞。
2.如权利要求1所述的制造半导体器件的方法，其中，在所述第六步骤，使用CF4和CHF3气体作为腐蚀气体。
3.如权利要求1所述的制造半导体器件的方法，其中，在所述第六步骤，所述层间绝缘膜和所述腐蚀停止膜的腐蚀速率高于在所述第四步骤中形成的所述接触栓塞的腐蚀速率。
4.如权利要求1所述的制造半导体器件的方法，其中，在所述第八步骤中，使用C4F8、Ar、CO和O2气体作为腐蚀气体。
5.如权利要求1所述的制造半导体器件的方法，其中，在所述第八步骤中，所述层间绝缘膜的腐蚀速率高于所述腐蚀停止膜的腐蚀速率。
6.如权利要求1所述的制造半导体器件的方法，其中，在所述第九步骤，使用CHF3、Ar和O2气体作为腐蚀气体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08430799A JP3241020B2 (ja) | 1999-03-26 | 1999-03-26 | 半導体装置の製造方法 |
| JP84307/99 | 1999-03-26 | ||
| JP84307/1999 | 1999-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1268768A true CN1268768A (zh) | 2000-10-04 |
| CN1136605C CN1136605C (zh) | 2004-01-28 |
Family
ID=13826845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001035592A Expired - Fee Related CN1136605C (zh) | 1999-03-26 | 2000-03-24 | 制造半导体器件的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6309960B1 (zh) |
| JP (1) | JP3241020B2 (zh) |
| KR (1) | KR100400173B1 (zh) |
| CN (1) | CN1136605C (zh) |
| GB (1) | GB2349505B (zh) |
| TW (1) | TW451332B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341663B1 (ko) * | 1999-09-27 | 2002-06-24 | 윤종용 | 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법 |
| KR20030002835A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 고선택비를 이용한 반도체소자의 식각방법 |
| KR100400321B1 (ko) * | 2001-06-29 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| TW518719B (en) * | 2001-10-26 | 2003-01-21 | Promos Technologies Inc | Manufacturing method of contact plug |
| KR100441998B1 (ko) * | 2002-07-06 | 2004-07-30 | 삼성전자주식회사 | 반도체 장치에서 셀프 얼라인 콘택홀 형성 방법 |
| JP2004055826A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
| DE10305365B4 (de) * | 2003-02-10 | 2005-02-10 | Infineon Technologies Ag | Verfahren und Anordnung zum Kontaktieren von Anschlüssen eines Bipolartransistors |
| KR100481183B1 (ko) * | 2003-03-17 | 2005-04-07 | 삼성전자주식회사 | 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 |
| JP4574473B2 (ja) | 2005-07-11 | 2010-11-04 | キヤノン株式会社 | 情報処理装置および方法 |
| KR100827666B1 (ko) * | 2007-05-08 | 2008-05-07 | 삼성전자주식회사 | 반도체 장치들 및 그의 형성방법들 |
| US7816271B2 (en) | 2007-07-14 | 2010-10-19 | Samsung Electronics Co., Ltd. | Methods for forming contacts for dual stress liner CMOS semiconductor devices |
| KR101353346B1 (ko) | 2008-01-21 | 2014-02-17 | 삼성전자주식회사 | 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법 |
| JP6041607B2 (ja) | 2012-09-28 | 2016-12-14 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP6128787B2 (ja) | 2012-09-28 | 2017-05-17 | キヤノン株式会社 | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0337109A1 (en) | 1988-04-14 | 1989-10-18 | International Business Machines Corporation | Method for making contacts |
| KR910010516A (ko) | 1989-11-15 | 1991-06-29 | 아오이 죠이치 | 반도체 메모리장치 |
| JPH0529246A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置 |
| JPH0629263A (ja) | 1992-07-07 | 1994-02-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3160389B2 (ja) | 1992-10-16 | 2001-04-25 | 株式会社東芝 | ドライエッチング方法 |
| KR0126640B1 (ko) | 1994-05-07 | 1998-04-02 | 김주용 | 반도체소자 및 그 제조방법 |
| US5871685A (en) * | 1995-02-17 | 1999-02-16 | Performance Friction Corp. | Method of burnishing brake pads |
| US6040619A (en) | 1995-06-07 | 2000-03-21 | Advanced Micro Devices | Semiconductor device including antireflective etch stop layer |
| JPH09205185A (ja) | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US5994228A (en) * | 1997-04-11 | 1999-11-30 | Vanguard International Semiconductor Corporation | Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes |
| US6090304A (en) * | 1997-08-28 | 2000-07-18 | Lam Research Corporation | Methods for selective plasma etch |
| US6080620A (en) * | 1998-06-03 | 2000-06-27 | Vanguard International Semiconductor Corporation | Method for fabricating interconnection and capacitors of a DRAM using a simple geometry active area, self-aligned etching, and polysilicon plugs |
| JP2000077535A (ja) * | 1998-09-02 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6159839A (en) * | 1999-02-11 | 2000-12-12 | Vanguard International Semiconductor Corporation | Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections |
| US6083845A (en) * | 1999-02-23 | 2000-07-04 | United Microelectronics Corp. | Etching method |
-
1999
- 1999-03-26 JP JP08430799A patent/JP3241020B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-22 US US09/533,033 patent/US6309960B1/en not_active Expired - Lifetime
- 2000-03-22 KR KR10-2000-0014523A patent/KR100400173B1/ko not_active IP Right Cessation
- 2000-03-23 TW TW089105407A patent/TW451332B/zh not_active IP Right Cessation
- 2000-03-24 CN CNB001035592A patent/CN1136605C/zh not_active Expired - Fee Related
- 2000-03-24 GB GB0007279A patent/GB2349505B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100400173B1 (ko) | 2003-10-01 |
| GB2349505B (en) | 2001-06-13 |
| JP2000277610A (ja) | 2000-10-06 |
| JP3241020B2 (ja) | 2001-12-25 |
| GB0007279D0 (en) | 2000-05-17 |
| KR20000076930A (ko) | 2000-12-26 |
| CN1136605C (zh) | 2004-01-28 |
| US6309960B1 (en) | 2001-10-30 |
| GB2349505A (en) | 2000-11-01 |
| TW451332B (en) | 2001-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1136605C (zh) | 制造半导体器件的方法 | |
| KR100904611B1 (ko) | Ｍｉｍ 캐패시터 구조체 및 ｍｉｍ 캐패시터 구조체 제조방법 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| CN1129957C (zh) | 一种用于生产具有双重波纹结构的半导体器件的方法 | |
| EP0496614A1 (en) | Method for forming contact hole in process of manufacturing semiconductor device | |
| EP0858103B1 (en) | Method for etching Pt film of semiconductor device | |
| CN1222753A (zh) | 在半导体器件中形成自对准接触的方法 | |
| CN1825541A (zh) | 自－对准的接触方法 | |
| CN1293638C (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
| US20010052650A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1200564A (zh) | 半导体器件的制造方法 | |
| CN1118102C (zh) | 绝缘栅型半导体器件及其制法 | |
| CN1614763A (zh) | 制造半导体器件的方法 | |
| CN1296987C (zh) | 接触孔的制造方法以及半导体元件的制造方法 | |
| US6713363B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100453956B1 (ko) | 반도체 장치의 금속 배선 제조 방법 | |
| CN1303651C (zh) | 自对准接触窗形成方法 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100448854B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100383757B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1490846A (zh) | 形成栅极结构及自对准接触孔结构的方法 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR19990000637A (ko) | 반도체장치의 백금막 식각방법 | |
| KR100519375B1 (ko) | 반도체 소자의 캐패시터 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030418 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030418 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040128 Termination date: 20100324 |