KR0126640B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법

Info

Publication number
KR0126640B1
KR0126640B1 KR1019940009963A KR19940009963A KR0126640B1 KR 0126640 B1 KR0126640 B1 KR 0126640B1 KR 1019940009963 A KR1019940009963 A KR 1019940009963A KR 19940009963 A KR19940009963 A KR 19940009963A KR 0126640 B1 KR0126640 B1 KR 0126640B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
contact hole
layer
bit line
Prior art date
Application number
KR1019940009963A
Other languages
English (en)
Other versions
KR950034516A (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940009963A priority Critical patent/KR0126640B1/ko
Priority to CN95104257A priority patent/CN1049300C/zh
Priority to GB9509207A priority patent/GB2289984B/en
Publication of KR950034516A publication Critical patent/KR950034516A/ko
Application granted granted Critical
Publication of KR0126640B1 publication Critical patent/KR0126640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 전하보존전극을 비트선 사이에 형성하되 비트선상에 도포되어 있는 식각장벽층과 전하보존전극 콘택홀 마스크를 이용하여 콘택홀을 자기정합적으로 형성하고 상기 콘택홀의 내측에 소오스전극과 접촉되는 전하보존전극을 형성하였으므로, 셀영역과 주변회로영역간의 단차가 감소되어 사진현상공정시 촛점심도가 증가되므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수있다.

Description

반도체소자 및 그 제조방법
제l도는 본 발명에 따른 반도체소자의 레이아웃도.
제2a도 내지 제2e도는 본 발명의 일실시예에 따른 반도체소자의 제조공정도.
제3도는 본 발명의 다른 실시예에 따른 반도체소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
A : 활성영역 마스크 B : 게이트 마스크
C : 비트선 콘택홀 마스크 D : 비트선 마스크
E : 전하보존전극콘택홀마스크 1 : 반도체기판
2 : 소자분리 절연막 3 : 게이트산화막
4 : 게이트전극 5 : 제1절연막
6 : 소오스전극 6' : 드레인전극
7 : 제 2 절연막 8 : 제 1식각장벽층
9 : 제 3절연막 10 : 제 1절연스페이서
11 : 비트선 12 : 제 4 절연막
13 : 제 2 식각장벽층 14 : 제 5 절연막
15 : 제 2 절연스페이서 16,26 : 전하보존전극용도전층
17 : 감광막 18 : 비트선 콘택홀
19 : 전하보존전극 콘택홀 30 : 산화막
본 발명은 반도체소자 밋 그 제조방법에 관한 것으로서, 특히 전하보존전극 콘택홀 마스크로 콘택홀을 자기정합적으로 형성되는 전하보존전극을 비트선들의 사이에 형성하여 셀영역과 주변회로 영역간의 단차를 감소시켜 사진현상공정에서의 촛점심도(depthoffocus) 여유도를 증가시켜 공정수율을 향상시킬 수 있는 반도체소자 및 그 제조방법을 제공함에 있다.
최근 반도체 소자의 과집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 전하보존전극의 표면적을 증가시키는 등의 방법이 있다.
그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 TazOs, TiOz 또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인되어 있지 않아 실제 소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
또한 캐패시터의 표면적을 증가시키기 위하여 폴리 실리콘을 다층으로 형성한 후, 이들을 관통하여 서로연결시키는 핀(Fin) 구조, 원통형 또는 사각틀체 형상의 미로 구조로 형성하기도 한다.
종래 반도체소자 및 그 제조방법에 관하여 도시되어 있지는 않으나, 원통형 캐패시터를 예를 들어 실명하면 다음과 같다.
먼저, 반도체기판상에 모스, 구조를 형성한 후, 전표면에 층간절연막을 형성하과, 비트라인 콘택홀 및 비트라인을 형성한다.그 다음 전표면에 단차 피복성이 우수한 재질, 예를 들어, 비.피.에스.지(Boro Phospho Silicate Glass 이하 BPSG라 칭함) 등으로 된 평탄화층을 순차적으로 형성하고, 상기 모스 구조에서 소오스전극을 노출시키는 전하보존전극 콘택홀을 형성한다.
그후, 상기 전하보존전극 콘택홀을 메우는 도전층을 형성한 후, 콘택홀 상부의 도전층을 보호하는 원통형 캐패시터의 코아가 되는 두꺼운 산화막 패턴을 원기둥 형상으로 형성하고, 상기 산화막패턴의 측벽에 원통형상의 도전스페이서를 형성하여 원통형상의 상측 전화보존전극을 형성하고 상기 하측의 도전층을 패턴잉하여 전하보존전극 콘택홀을 메우는 도전층 패턴과 그 상측에 접촉되어 있는 원통 형상의 도전스페이서로 구성되는 전하보존전극을 형성한다.
상기와 같은 종래 반도체소자는 반도체소자가 과집적화되어 최소선폭이 작아지며, 이에 따라 사진현상공정에서의 촛점심도의 여유도가 공정수율 밋 소자 동작의 신뢰성에 중요한 요인이 원다.
따라서 셀영역에만 캐패시터가 형성되는 종래래 반도체소자는 셀영역과 주변회로영역간의 단차가 증가되어 촛점심도 여유도가 감소되어 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.
또한 전하보존전극 콘택홀을 별도의 마스크로 형성하므로 제조공정이 복잡하고, 단차에 의해 공정수율이떨어지는 문제점이 있다
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 비트선들의 사이에 전하보존전극을 형성하되 상기 전하보존전극 마스크로 콘택홀을 형성하여 공정이 간단하고, 셀영역과 주변회로영역간의 단차를 감소시켜 사진현상공정시의 촛점심도의 여유도를 증가시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자를 제공함에 있다.
본 발명의 다른 목적은 두층의 식각장벽층을 이용하여 전하보존전극 마스크로 비트선들의 사이에 전하보존전극 콘택홀을 형성하고 그 내측에 전하보존전극을 형성하여 제조 공정이 간단하고 공정수율을 향상시킬수 있는 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 특징은, 반도체기판상에 게이트산화막과게이트전극 및 게이트전극 양측의 반도체기판에 형성되어 있는 소오스전극과 드레인전극으로 구성되는 모스전계효과트랜지스터와, 상기 드레인전극과 연결되는 비트선과, 상기 소오스전극과 연결되는 전하보존전극을 구비하는 반도체소자에 있어서, 상기 전하보존전극이 상기 비트선의 사이에 형성되는 것을 특징으로 함에있다.
다른 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은, 반도체기판상에 소자분리절연막을 형성하는 공정과, 상기 반도체기판상에 게이트산화막과 게이트전극 및 상기 게이트전극과 중첩되는 제1절연막패턴을 형성하는 공정과, 상기 게이트전극 양측의 반도체기판에 소오스전극과 드레인전극을 형성하는 공정과 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 제2절연막상에 제1식각장벽층을 형성하는 공정과, 상기 식각장벽층상에 상기 제1식각장벽층과는 시각선택비차가 있는 물질로 된 제2절연막을 형성하는 공정과, 상기 드레인전극상의 제3절연막에서 게이트산화막까지 순차적으로 제거하여 드레인전극을 노출시키는 비트선 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 비트선용 도전층과 제4절연막 및 제2식각장벽층을 순차적으로 형성하는 공정과, 상기 비트선 콘택홀을 메운 도전층의 소정부분을 보호하는 비트선 식각용 마스크로 상기 제2식각장벽층에서 비트선용 도전층을 순차적으로 식각하여 비트선을 패턴잉하는 공정과, 상기 구조의 전표면에 제5절연막을 형성하는 공정과, 상기 제2식각장벽층 패턴을 마스크로 하여 제5절연막에서 제2절연막까자 순차적으로 식각하여 소오스전극을 노출시키는 전하보존전극 콘택홀을 형성하고 상기 제2식각장벽층 패턴에서 게이트전극까지의 측벽에 절연스페이서를 헝성하는 공정과, 상기 전하보존전극 콘택홀의 측벽에 도전층 패턴으로된 전하보존전극을 형성하여 상기 소오스전극과 접촉시키는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자 및 그 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제l도는 본 발명에 따른 반도체소자의 레이아웃도로서, 활성영역(active region)이 사선으로서 양단이 가로방향으로 연장되어 있는 S자 형상의 예이다.
세로 방향으로 연장되는 게이트 마스크(B)들이 일정 간격으로 배치되어 있으며, 상기 게이트 마스크(B)과 직교하는 비트선 마스크(D)가 일정간격으로 배치되어 있고, 상기 비트선 마스크(B) 사이에서 두개의 게이트 마스크(B)와 가로방향으로 걸쳐지도록 전하보존전극 콘택홀 마스크(E)가 배치되어 있다. 또한 상하의전하보존전극 콘택홀 마스크(E)에 대각선 걸쳐지는 활성영역 마스크(A)가 사선의 양단이 연장되어 있는 S자 형상으로 반복 형성되어 있으며, 상기 전하보존전극 콘택홀 마스크(E)들 사이의 비트선 마스크(D)에서 활성영역 마스크(A)와 중첩되는 부분에 비트선 콘택홀 마스크(C)가 배치되어 있다.
이와 같은 레이아웃에서는 전하보존전극이 비트라인의 사이에 위치하여 주변회로 영역과 셀영역간의 단차가 감소되어 촛점심도의 여유도가 증가된다.
이러한 반도체소자의 제조 방법에 관하여 본 발명의 일실시예에 따른 반도체소자를 제1도에서의 선 X-X'에 따른 단면을 공정순서에 따라 도시한 예인 제2A도 내지 제2E도를 참조하여 샅펴보면 다음과 같다.
제2A도를 참조하면, 반도체기판(1)상에 소자분리절연막(2)과 게이트산화막(3) 및 게이트전극(4)을 형성한다. 이때 상기 게이트전극(4)과 중첩되는 제1절연막(5) 패턴도 함께 형성된다. 그다음 상기 게이트전극(4) 양측의 반도체기판(1)에 소오스전극(6) 및 드레인전극(6)을 형성하고, 상기 구조의 전표면에 비교적 얇은 두께의 제2절연막(7)과 제1식각장벽층(8) 및 평탄화를 위한 제3절연막(9)을 순차적으로 형성한다. 이때 상기 제2절연막(7)은 산화막, 제1식각장벽층(8)은 질화막 또는 실리콘막으로 형성하고 상기 제3절연막(9)은 상기 제l식각장벽증(8)과는 식각선택비가 있는 물질, 예를 들어 BPSG로 형성한다.
제2B도를 참조하면, 제1도에 도시되어 있는 비트선 콘택홀 마스크(C)를 사용하여 상기 드레인전극(6')상의 제3절연막(9)에서 게이트산화막(3)까지 순차적으로 제거하여 드레인전극(6)을 노출시키는 비트선 콘택홀(l8)을 형성한 후, 상기 비트선 콘택홀(18)의 측벽에 제1절연스페이서(10)를 형성한다. 이때 상기 제2절연막(7)에 의해 상기 제1절연스페이서(l0)가 게이트전극(4)과 제1절연막(5) 패턴의 측벽에는 층더 두껍게 형성된다. 그 다음 상기 구조의 전표면에 비트선용 도전층(도시되지 않음)을 형성하고, 제4절연막(12)으로 평탄화한 후, 상기 제4 및 제3절연막(12),(9)과는 식각선택비차가 있는 물질, 예를 들어 질화막이나 실리콘으로 제2식각장벽층(13)을 형성한다. 그후, 제1도에 도시되고 있는 전하보존전극 콘템을 마스크(티를 사용하여 상기 제2식각장벽층(13)과 제4도전층(12) 및 비트선용 도전층을 순차적으로 제거하여 제3절면막(9)을 노출시킨다. 이때 상기 전하보존전극 콘택홀 마스크(E)는 소오스전극(6) 양측의 게이트전극(4)과 상당 부분 중첩된다. 그다음 상기 구조의 전표면에 BPSG 등으로 된 제5절면막(14)을 도포하여 평탄화한다.
게2C도를 참조하면, 상기 제5절연막(14)을 전면 식각한 후, 상기 제2 및 제1식각장벽층(13),(8)을 이용하여 게이트산화막까지 순차적으로 제거하여 상기 소오스전극(6)을 노출시키는 전하보존전극 콘택홀(19)을 자기정합적으로 형성하고, 이 과정에서 상기 게이트산화막(3)에서 제2식각장벽층(13) 패턴의 측벽에 제2절연스페이서(l5)가 형성된다..
제2D도를 참조하면, 상기 구조의 전표면에 소정 두께의 전하보존전극용 도전층(16)을 예를 들어 실리콘으로 형성하여 상기 소오스전극(6)과 접촉시킨 후, 감광막(17)을 도포하여 평탄화한다.
제2E도를 장조하면, 상기 감광막(17)을 식각 마스크로 하여 제2식각장벽층(13)상의 전하보존전극용 도전층(16)을 제거한 후, 상기 감광막(l7)을 제거한다.
따라서 두층의 식각장벽층과 전하보존전극 콘택홀 마스크를 이용하여 콘택흘을 형성하과 상기 콘택홀의 내측벽에 도전층 패턴을 형성하여 비트선들 사이에 단차의 증가없이 전하보존전극을 형성하었다.
제3도는 본 발명의 다른 실시예의 단면도로서, 상기 제1 및 제2식각장벽층(8),(13)을 질화막으로 형성하였을 경우, 제2C도의 상태에서 제2절연스페이서(15)를 형성하기 전에 전하보존전극 콘댁을측으로 노출되어있는 비트선(11)을 소정두께 열산화시켜 산화막(30)을 형성한 후, 후속 공정을 진행하여 제2E도의 전하보존전극을 형성하고, 상기 소오스전극(6)과 접촉되는 전하보존전극을 형성하고, 제2절연스페이서(15)를 제거한상태의 단면도이다.
이는 전하보존전극의 양측면을 모두 사용할 수 있어 정전용량이 증가되는 효과가 있다.
도시되어 있지는 않으나, 본 발명의 또 다른 실시예로서, 제3도에 도시되어 있는 바와 같은 콘택홀을 형성하고, 노출되어진 제1 및 제2식각장벽층(8),(l3)을 열산화시켜 산화막을 형성한 후, 상기 전하보존전극콘택홀을 모두 메우는 도전층 페턴으로 된 전하보존전극을 형성할 수도 있다.
이상에서 설명한 바와 같이, 본 반명에 마른 반도체소자 밋 그 제조방법은 전하보존전극을 비트선 사이에 형성하되 비트선상에 도포되어 있는 식각장벽층과 전하보존전극 콘택홀 마스크를 이용하여 콘택홀을 자기정합적으로 형성하고 상기 콘택홀의 내측에 소오스전극과 접촉되는 전하보존전극을 형성하였으므로, 셀영역과 주변회로영역간의 단차가 감소되어 사진현상공정시 촛점심도가 증가되므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 반도체기판상에 게이트산화막과 게이트전극 및 게이트전극 양측의 반도체기판에 형성되어 있는 소오스전극과 드레인전극으로 구성되는 모스 전계효과트랜자스터와, 상기 드레인전극과 연결되는 비트선과, 상기소오스전극과 연결되는 전하보존전극을 구비하는 반도체소자에 있어서, 상기 전하보존전극이 상기 비트선의 사이에 형성되는 것을 특징으로 하는 반도체소자.
  2. 반도체기판상에 소자분리절연막을, 형성하는 공정과, 상기 반도체기판상에 게이트산화막과 게이트전극 및 상기 게이트전극과 중첩되는 제l절연막 패턴을 형성하는 공정과, 상기 게이트전극 양측의 반도체기판에 소오스전극과 드레인전극을 형성하는 공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 제2절연막상에 제1식각장벽을 형성하는 공정과, 상기 식각장벽층상에 상기 제1식각장벽층과 식각선택비차가 있는 물질로 된 제3절연막을 형성하는 공정과, 상기 드레인전극상의 제3절연막에서 게이트산화막까지 순차적으로 제거하여 드레인전극을 노출시키는 비트선 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 비트선용 도전층과 제4절연막 밋 제2식각장벽층을 순차적으로 형성하는 공정과, 상기 바트선 콘택홀을 메운 도전층의 소정부분을 보호하는 비트선 식각용 마스크로 상기 제2식각장벽층에서 비트선용 도전층을 순차적으로 식각하여 비트선을 패턴잉하는 공정과, 상기 구조의 전표면에 제5절연막을 형성하는 공정과, 상기제2식각장벽층 패턴을 마스크로 하여 제5절연막에서 제2절연막까지 순차적으로 식각하여 소오스전극을 노출시키는 전하보존전극 콘택홀을 형성하고 상기 제2식각장벽층 패턴에서 게이트전극까지의 측벽에 절연스페이서를 형성하는 공정과, 상기 전하보존전극 콘택홀의 측벽에 도전층 패턴으로 된 전하보존전극을 형성하여 상기 소오스전극과 접촉시키는 공정을 구비하는 반도체소자의 제조방법.
  3. 제2항에 있어서, 상기 제1 및 제2식각장벽층을 질화막 또는 실리콘층으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제2항에 있어서, 상기 제3 및 제5절연막을 BPSG로 하여 평탄화하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제2항에 있어서, 상기 콘택홀 형성후 콘택홀 내측에 노출되어 있는 비트선을 소정두께 열산화시켜 산화막을 형성하고, 후속 공정을 진행하여 전하보존전극을 형성한 후, 상기 제2절연스페이서를 제거하여 전하보존전극의 양면이 모두 노출되도록 하는 공정을 구비하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제2항에 있어서, 상기 전하보존전극을 상기 콘택홀을 완전히 메우는 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법
KR1019940009963A 1994-05-07 1994-05-07 반도체소자 및 그 제조방법 KR0126640B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940009963A KR0126640B1 (ko) 1994-05-07 1994-05-07 반도체소자 및 그 제조방법
CN95104257A CN1049300C (zh) 1994-05-07 1995-05-05 制造半导体器件的方法
GB9509207A GB2289984B (en) 1994-05-07 1995-05-05 Method for the fabrication of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009963A KR0126640B1 (ko) 1994-05-07 1994-05-07 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950034516A KR950034516A (ko) 1995-12-28
KR0126640B1 true KR0126640B1 (ko) 1998-04-02

Family

ID=19382624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009963A KR0126640B1 (ko) 1994-05-07 1994-05-07 반도체소자 및 그 제조방법

Country Status (3)

Country Link
KR (1) KR0126640B1 (ko)
CN (1) CN1049300C (ko)
GB (1) GB2289984B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
GB2324408A (en) * 1997-01-21 1998-10-21 United Microelectronics Corporation Forming DRAM cells
CN1059983C (zh) * 1997-07-04 2000-12-27 联华电子股份有限公司 形成动态随机存取存储器的方法
JP2000012687A (ja) 1998-06-23 2000-01-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2341427A (en) * 1998-09-08 2000-03-15 Gerard Francis Robinson Sealing member
JP3241020B2 (ja) 1999-03-26 2001-12-25 日本電気株式会社 半導体装置の製造方法
US7266798B2 (en) * 2005-10-12 2007-09-04 International Business Machines Corporation Designer's intent tolerance bands for proximity correction and checking
KR100751663B1 (ko) * 2006-09-06 2007-08-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US9254998B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD299990A5 (de) * 1990-02-23 1992-05-14 Dresden Forschzentr Mikroelek Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE69126559T2 (de) * 1990-02-26 1997-10-02 Nec Corp Halbleiterspeicheranordnung
US5128549A (en) * 1990-03-30 1992-07-07 Beckman Instruments, Inc. Stray radiation compensation
JP3123073B2 (ja) * 1990-11-08 2001-01-09 日本電気株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
GB2289984A (en) 1995-12-06
GB9509207D0 (en) 1995-06-28
KR950034516A (ko) 1995-12-28
CN1049300C (zh) 2000-02-09
CN1116771A (zh) 1996-02-14
GB2289984A8 (en) 1997-07-14
GB2289984B (en) 1998-03-11

Similar Documents

Publication Publication Date Title
KR970000229B1 (ko) 디램 캐패시터의 제조방법
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
US6214663B1 (en) Methods of fabricating integrated circuit devices having contact pads which are separated by sidewall spacers
KR100509210B1 (ko) Dram셀장치및그의제조방법
KR20000008401A (ko) 디램 장치의 제조 방법
US6001685A (en) Method of making a semiconductor device
KR0126640B1 (ko) 반도체소자 및 그 제조방법
KR950011643B1 (ko) 반도체장치 및 그 제조방법
JP4231649B2 (ja) Ｄｒａｍセル及びその製造方法
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
US6352896B1 (en) Method of manufacturing DRAM capacitor
US6294424B1 (en) Method for fabricating a semiconductor device
KR100363376B1 (ko) 반도체 디바이스
KR100303059B1 (ko) 디램셀커패시터의제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
US20090061592A1 (en) Semiconductor device and manufacturing method thereof
KR100271786B1 (ko) 반도체 장치의 캐패시터 전극 제조 방법
JP2000022099A (ja) Ｄｒａｍセルキャパシタ及びその製造方法
KR950012033B1 (ko) 고집적 소자의 콘택제조방법
KR0135711B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR0146245B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR910008122B1 (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166495B1 (ko) 반도체소자의 저장전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee