CN1059983C - 形成动态随机存取存储器的方法 - Google Patents
形成动态随机存取存储器的方法 Download PDFInfo
- Publication number
- CN1059983C CN1059983C CN97113720A CN97113720A CN1059983C CN 1059983 C CN1059983 C CN 1059983C CN 97113720 A CN97113720 A CN 97113720A CN 97113720 A CN97113720 A CN 97113720A CN 1059983 C CN1059983 C CN 1059983C
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- etch stop
- stop layer
- drain regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种形成动态随机存取存储器的方法，包括：在一基座上形成一转移晶体管，转移晶体管包括一位于基底的栅氧化层上方的栅极以及栅极下的沟道区两旁的一第一与一第二源极/漏极区；暴露出第一与第二源极/漏极区；淀积一氮化硅层，然后淀积一厚氧化硅层；对厚氧化硅层平坦化；形成一开口于第一源极/漏极区上方；在第一极区/漏极区上方的接点形成一电容电极；以及形成一位元线的接点。利用本发明的制造方法能提高其实用价值。
Description
本发明涉及一种形成动态随机存取存储器(DRAM)的方法，特别涉及一种形成高密度随机存取存储器的方法。
增加集成电路存储器的储存密度以提高在单一晶片的数据储存量，一直都是该领域发展的趋势。高密度存储器所储存的数据通常是比较密集，且每一基本位元所需要的成本也都比在能提供等量储存数据的多个晶片来得低。相对于早期低密度存储器的晶片而言，考虑在相同的储存量或者是需要更佳的功能表现时，此种高密度存储器已成为一种较佳的选择。习惯上，集成电路元件密度的增加，是经由减少结构尺寸所得，例如是导线、晶体管栅等，大都是利用减少构成集成电路元件的各个结构的距离而得到。所以，减少电路结构尺寸也就常被视为是减少集成电路元件制造过程的设计规则。
对动态随机储存存储器而言，数据的储存通常是以对半导体基底表面的电容阵列当中的每一电容给予选择性的充电或放电而得到。对于单一位元而言，最常见的是二进制数据的储存是以未充电的电容状态当作是逻辑0，以充电的电容状态当作是逻辑1。存储器电容的电极的表面面积，可用以决定在一定电压之下储存于电容的电荷大小。读写的动作是在存储器中以电荷储存电容耦接(Coupling)至位元线，然后选择性地由传送电荷至电荷储存电容或由电荷储存电容传送电荷出来而完成，此种选择性地耦接电荷储存电容至位元线的方式传统上是以转移场效晶体管来完成。位元线的接点通常是与转移晶体管的源极/漏极电极连接，而电荷储存电容通常是与转移场效晶体管的另一源极/漏极电极连接。位元线的信号提供于场效晶体管的栅极，以使转移晶体管连接电荷储存电容的一电极与位元线的接点，以便于电荷储存电容与位元线的电荷转移。
图1-3所示为随机存取存储器的二个存储单元在制造过程中的示意剖面图。请参照图1，图示的随机存取存储单元形成于一P型基底10上，此一P型基底10具有一场氧化层12以提供与相邻存储单元的隔离。栅氧化层14以热氧化法形成于场氧化区12间的有源元件区，栅电极16形成于栅氧化层14上方，如图1所示二个栅电极16即并入图示二个存储单元的独立转移晶体管。栅电极16的形成方式例如是以低压化学气相淀积法(LPCVD)淀积一未经掺杂的多晶硅层于P型基底10上，再将杂质注入到多晶硅并将杂质活化而使此多晶层具有导电性，然后以传统光刻的技术形成一多晶硅栅层17。接着，在多晶硅层17上方形成一硅氧化层18以在之后的工艺中保护栅电极16，以及常被用来当作之后工艺中的蚀刻阻挡层。当用二步骤的离子注入工艺(描述于下)以形成源极/漏极区时，侧壁氧化间隙结构20形成于栅电极16的侧壁。在栅电极16形成的同时，连接不同栅电极的导线22亦形成于场氧化区12，因为导线22通常是在形成栅电极16的工艺中形成，所以导线22与栅电极16具有类似的结构。如图所示，一般而言导线22亦包括多晶硅层23与覆盖在其上的氧化层24以及在导线两侧的侧壁氧化间隙结构26。
掺杂于栅电极16的两侧以形成源极/漏极区28，30，32而定义出转移场效晶体管的沟道区。如图所示，二个转移晶体管共同的源极/漏极区30即为二个转移晶体管的位元线。轻掺杂漏极(LLD)结构常用于此种形式的小设计原则(Small Design Rule)存储晶体管，此种存储晶体管主要用于当前的存储器与逻辑元件中。轻掺杂漏极的源极/漏极区28，30，32，一般是以二步骤的离子注入工艺来形成，步骤如下：首先以自对准(Self-aligned)的方式将相对较低浓度的杂质注入于栅电极16中；然后形成间隙氧化区20于栅电极16的两侧，间隙氧化区20的形成方法是先以化学气相淀积法淀积一氧化硅层于元件上方，再以各向异性蚀刻去除氧化层直至暴露出基底10上方的源极/漏极区28，30，32，蚀刻去除化学气相淀积的氧化层而产生间隙氧化区20于栅电极16的两侧以及导线22的两侧；在间隙氧化区20形成于栅电极16的两侧之后，最后以较高浓度的杂质自对准于间隙氧化区20，将杂质注入于源极/漏极区28，30，32。
请参照图2，在动态随机存取存储单元的转移场效晶体管形成之后，继续以一绝缘物质，例如是化学气相淀积的硅氧化层34淀积于图1所示的结构，以形成电荷储存电容。请参照图3，以传统光刻工艺对硅氧化层34蚀刻至暴露出源极/漏极区28，32以形成开口36；再将未经掺杂的多晶硅层38以低压化学气相淀积法(LPCVD)淀积于元件表面以及开口36中并与源极/漏极区28，32相接。形成一多晶硅层38，此一多晶硅层38为一动态随机存取存储器的储存电荷电容的下电极，以掺杂或离子注入于多晶硅层38并回火(Anneal)，然后以光刻工艺来得到此一多晶硅层38。电容的上电极的制造如传统方法是以淀积、掺杂与光刻工艺而得到的一多晶硅层。
接着继续淀积一毯覆式之中间介电层于动态随机储存存储器结构上，例如是以气相的四乙氧基硅烷(TEOS)的常压化学气相淀积法(APCVD)来形成。位元线接点的开口是以传统光刻的工艺来暴露出共源极/漏极30的接点。然后，形成位线的接点，一般是以溅射或是化学气相淀积的方法淀积一或多层的金属于元件的上方与位于共源极/漏极区30上方的位元线接点的开口。最后，位元线经过光刻以后续工艺完成元件的制作。
如图1-3所示，根据形成高密度随机存取存储器的制造技术中，亟需以减少设计规则来形成元件，因此，需要以更有利于制造与可靠的方法来形成动态随机存取存储器。
因此本发明的主要目的就是在提供一种更可靠的方法，其更有利于形成动态随机存取存储器，
为实现上述目的，提供一种形成动态随机存取存储器的方法，包括步骤：
a.提供一基底，其中该基底具有元件隔离结构，且在该元件隔离结构中具有有源元件区。
b.在该基底的有源元件区上方，提供一介电层；
c.在该有源元件区提供一转移晶体管，该转移晶体管包括一位于该介电层上方的第一栅电极与形成于该基底上的一第一与一第二源极/漏极区。
d.在该基底上形成一蚀刻阻挡层；
e.在该蚀刻阻挡层上方，形成一介电层，该介电层与该蚀刻阻挡层不同；
f.蚀刻去除该第二源极/漏极区上方的介电层，至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到在该第二源极/漏极区上形成电荷储存电容；以及
g.蚀刻去除该第一源极/漏极区上方的介电层，至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到在该第一源极/漏极区形成一位元线的接点；
其中，在所述步骤f中形成电荷储存电容的步骤包括：
f1.在第二源极/漏极区上形成与其电性耦接的一下电极；
f2.在该下电极的表面上形成一高介电常数电容电介质；
f3.在该高介电常数电容电介质的表面上形成一上电极；
其中，在所述步骤g中形成该位元线的接点的步骤包括：
g1.在该介电层上形成用以定义位元线接点的一光阻掩模；
g2.以该蚀刻阻挡层为蚀刻终止层，蚀刻该介电层，接着再蚀刻去除部分该蚀刻终止层，以形成一位元线接触窗开口；
g3.去除该光阻掩模；以及
g4.于该位元接触窗开口中形成一位元线接点，以与该第一源极/漏极区电性连接。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下面对一优选实施例，配合附图，作详细说明，其中：
图1-3表示传统地形成动态随机存取存储器的方法步骤剖面图。
图4-11表示依照本发明一优选实施例的形成动态随机存取存储器方法的步骤剖面图。
参照图4-11，其表示依照本发明一优选实施例的形成动态随机存取存储器方法的剖面图。虽然在下列叙述中，位元线位于动态随机存取存储器的电容结构的上方，但是将本发明应用于电容器位于位元线结构的上方也是相同的。
根据图4所示，为本实施例动态随机储存存储器在整体工艺的中间阶段之一小部分结构，此一部分完成的元件形成于硅基底50上方，其中硅基底50具有元件分离结构52，元件分离结构52为一场氧化区(Field OxideRegion)，例如是以硅的区域氧化法(LOCOS)的工艺而形成的结构。在其它的实施例当中，虽然元件分离结构亦可例如是填以化学气相淀积氧化层形成的浅沟(Shallow Trench)，但是并不适合。根据传统浅沟隔离结构的工艺，虽然可以减少元件表面的不均匀，然而导线与栅电极亦会在元件表面造成相当程度的不均匀，而这些问题可在本发明中获得解决。在本实施中，元件隔离结构52用以定义出动态随机存取存储器中转移晶体管的主动区。
之后，生长一栅氧化层54于基底50表面的主动区上，此一栅氧化层54例如是以热氧化法的工艺，在氧气的环境下，温度大约是800～1000℃，然后形成一厚度大约是在30～200A之间的栅氧化层54。再以低压化学气相淀积的方法淀积一多晶硅层58于元件表面，其厚度大约是1000～3000A左右，且优选厚度约为1500A。对于多晶硅层58，可在淀积工艺中予以加入杂质或以离子注入的方法来形成，离子注入可以采用传统中普遍使用的砷离子或是磷离子。接着，形成一金属层或硅化金属层60于多晶硅层58的上方，此一金属层(硅化金属层)例如是以化学气相淀积法、溅射法或是物理气相淀积等方法将钨化硅金属(WSix)或是钛化硅金属(TiSix)直接淀积于多晶硅层58上，其厚度大约是1500A左右。然后，将一氧化硅层62淀积于金属层(硅化金属层)60上方，此一氧化硅层62用以在接下来的制造步骤中保护栅电极并当作一蚀刻阻挡层。
上述多晶硅层58、金属层(硅化金属层)60与氧化硅层62三层结构经过传统光刻与蚀刻的步骤而形成一栅电极56。在形成栅电极56的同时，导线66亦形成，导线66亦包括一下层的多晶硅层68、一覆盖于其上的金属层(硅化金属层)70、以及再覆盖于其上的氧化硅层72。源极/漏极区的轻掺杂部分是以传统方式的自对准(Self-align)在栅电极56与元件隔离区52将离子注入而形成；低掺杂漏极(LDD)的源极/漏极区的浓掺杂部分形成方式，是以先淀积一介电层于栅电极上方，然后经过回蚀而在栅电极的两侧形成间隙区，再将此第二种杂质浓度的离子注入于源极/漏极区。例如：氧化硅层72的形成可以化学气相淀积的方法来形成，其厚度大约是在1000～2000A之间；然后氧化硅层72经过回蚀而在沿着栅电极56两侧形成间隙64，回蚀的方法最好是以一在等离子体处理过程中所使用的四氟甲烷(CF4)得到的离子蚀刻液来进行反应式离子蚀刻(Reactive Ion Etching，RIE)。一般而言，侧壁间隙64蚀刻的过程会去除源极/漏极区表面的栅氧化层54，如果在蚀刻间隙64之后，仍有一些栅氧化层54的残留物留在源极/漏极区的表面，最好是在欲形成电容电极或位元线与源极/漏极区的接点之前能清除源极/漏极区的残留物。侧壁间隙74亦在侧壁间隙64沿着栅电极56的两侧形成的同时沿着导线66的两侧形成。以离子注入的方法来完成如图所示的源极/漏极区80，82，84的工艺。在一些特定的情形当中，最好是以使用单一掺杂的方式来得到更具规则的掺杂源极/漏极区，而不使用轻掺杂结构来得到源极/漏极区，对于这些例子，仍需以侧壁间隙74来保护栅电极56的侧壁，避免使栅电极的侧壁暴露出来。而且，不论是更复杂或是简单的栅电极结构以及导线结构均可适用。
然后，请参照图5，淀积一蚀刻阻挡层90于元件表面，一般而言，蚀刻阻挡层90可直接淀积于源极/漏极区的表面或是以一薄氧化层与源极/漏极区分开来。蚀刻阻挡层90的功能是避免当欲蚀刻覆盖于源极/漏极区上方的介电层时亦会蚀刻到源极/漏极，从而来保护源极/漏极而使得电阻增加。此一蚀刻阻挡层90最好是以化学气相淀积法形成的氮化硅层，其厚度大约是在100～500A之间，且最好是能薄到使得后续工艺中能较快地蚀刻去除蚀刻阻挡层90并确认此蚀刻步骤的结束；但是此厚度的选择最好是能在蚀刻去除厚度约2000～10000A的介电层时能停止在此一蚀刻阻挡层90上，所以亦不能太薄，且蚀刻阻挡层90的材料须与覆盖于其上的介电层不同。蚀刻阻挡层90与其上方的介电层材料，其取决于是否有一较佳的蚀刻液能对此二材料有明显的蚀刻差异，例如，氮化硅是较佳的选择，因为在现行业界常用的蚀刻系统中，氮化硅与常用来当作中间介电层的氧化硅有较大的蚀刻选择差异，并且大部分的化学反应对于氮化硅与硅之间亦有较大的差异出现。
接着，请对照图6，淀积一厚的介电层92于转移晶体管表面与导线66上方，此一中间介电层92例如是使用气相的四乙氧基硅烷的化学气相淀积而得到的氧化硅或是其它介电材料，其中，中间介电层92淀积于元件上方的厚度大约是10000A或更厚。接着，以化学机械研磨法将元件平坦化而得到如图7所示的介电层94。然后，请参照图8，在中间介电层94上形成一掩模，蚀刻中间介电层94而在源极/漏极区80、84上方形成开口。因为蚀刻阻挡层90覆盖住转移电极56、元件隔离结构52与导线66，以自对准(Self-Aligned)方式的蚀刻步骤蚀刻以在基底形成一开口，以便在后续工艺中形成电荷储存电容的下电极(电容包括有一上电极与一下电极)，其中，此一开口的蚀刻方式是以各向异性蚀刻步骤，使用高密度等离子体蚀刻液来形成，等离子体蚀刻液为一包括有C4F8、CHF3或CH3F、CO或CO2、O2与Ar的混合气体，蚀刻步骤终止于蚀刻阻挡层90并留下部分介电层96于元件的其它部分上，然后可在此时去除蚀刻掩模或是在去除蚀刻阻挡层90之前去除蚀刻掩模。接着，将位于开口区内的蚀刻阻挡层90蚀刻掉，例如是以CHF3等离子体的各向异性蚀刻步骤，或是以热磷酸的湿蚀刻方式去除位于开口区内的蚀刻阻挡层，在蚀刻步骤结束之后，暴露出源极/漏极区80，84。
其次，请参照图9，形成储存电荷电容的下电极98，下电极98是先在表面形成多晶硅层，其上再覆盖一看似粗糙或像是半球形的颗粒状的多晶硅HSG-Si)而形成，形成此一结构的方法是在低压化学气相淀积法中以硅甲烷(SiH4)在620℃环境下，淀积在源极/漏极区与硅氧化层96上方，而形成一多晶硅层。此多晶硅层在淀积过程中以离子注入法与回火的步骤或是热扩散的工艺来加入杂质，例如是在温度约1000～1100℃的快速热回火约10～30秒之后，接着注入高掺杂N型磷离子；然后在形成HSG-Si之前，在欲形成下电极的多晶硅面，以光刻与蚀刻的方法定义出来，一般而言，此多晶层的厚度大约是在1000～1500A之间。
在长HSG-Si之前，先将自然氧化层由多晶硅层的表面清除而得到一干净的硅表面，不过如果在形成多晶硅层之后能接着立即长HSG-Si或是多晶硅层表面是处在足够高的真空环境下，即可不需要清除硅表面，更实际的作法是在形成多晶硅层与长HSG-Si之中的时间间隔能够适当地选择。但是如果多晶硅层的掺杂是以离子注入与热回火或是热扩散的方法来完成，便会在多晶层的表面形成一氧化层，因此，在长HSG-Si之前最好是先清除表面的氧化层。去除多晶层表面的自然氧化层可以用一些方法来完成，包括浸泡氢氟酸、使用氢氟酸予以旋涂蚀刻、以蒸气式氢氟酸来清除或氢等离子体来清除等。较佳的方法是可以在清除的过程中，将多晶硅层的表面予以氢化，因为氢化之后才能避免多晶硅层的表面被氧化，而上述的清除步骤皆能达到在多晶硅层表面氢化的目的。
在清除自然氧化层之后，在多晶硅层的表面长一HSG-Si层。形成HSG-Si层的方法，可以用低压化学气相淀积法，用硅氧烷当作气体源，在温度约555～595℃的环境下淀积HSG-Si于基底上，然后形成下电极98的结果如第9图所示，其中包括一不规则的HSG-Si层表面。由于在长HSG-Si时，会有成核现象(Nucleation)的不规则特性，在其下方的多晶硅层有可能会在HSG-Si层中暴露出零星的区域。由于在多晶硅层的表面长HSG-Si层，所以其电容大约为平滑多晶硅面的1.8倍。再以一回蚀的步骤，例如是用HCL与HBr的等离子体蚀刻液除去介电层96表面的HSG-Si，以及至少除去部分多晶硅层表面的HSG-Si。剩下的HSG-Si则以离子注入的方法或由多晶硅层以外扩散(Outdiffusion)的方法掺杂。
请参照图10，然后在下电极的表面形成一电容的介电层100，这一电容的介电层100为一薄的两层结构，包括一氮化硅层与一覆盖于氮化硅层上方的氧化硅层，这一介电层100亦可是一高介电常数的介电质，例如是五氧化钽或是钛酸钡锶等。接着，以低压化学气相淀积法淀积一多晶硅层，并经过掺杂与光刻的步骤定义出多晶硅层，而形成电容的上电极102。
最后，请参照图11，淀积另一厚的介电层110于元件上方，例如是以等离子体化学气相淀积法淀积一氧化硅层，然后以化学机械研磨法对介电层110平坦化。然后，在第二中间介电层110的表面形成一位元线接点的掩模，接着以蚀刻阻挡层90作为蚀刻终止层，蚀刻介电层110而得到位元线的接点，就如上述源极/漏极区80，84的方法。且此蚀刻步骤亦是以自对准的方法来达成，然后移除此部分的蚀刻阻挡层90而形成一位元线112的接点。
另外，亦可使用高介电常数的物质当作电容介电质。相对于本实施例而言，下电容电极可包括如图9所示的传统多晶硅与半球状多晶硅。若是使用此种多晶硅电极，多晶硅层的表面在形成高介电数的介电层之前，会覆以一薄的氮化硅层，且一般而言，会包括一重要的组成元素-氧。利用将传统多晶硅或是半球状多晶硅表面暴露于快速热氮化(Rapid Thermal Nitridation)的工艺来完成。快速热氮化的工艺是对于图9中的元件，在氨气的环境下，加热至约800℃，并持续约30秒至1分钟之间。或是下电极可以由氮化钛、氮化钨、钨、钌、铂、铱、钼、或是氮化钼来形成。图10中的电容介电质100可为一高介电常数的物质，例如是五氧化钽(Ta2O5)、钡锶钛酸盐(BST)以及铅锌钛酸盐(PZT)。一般而言，高介电常数是指那些介电常数高于氮化硅的物质，这些高介电常数的物质经常与当作上电容电极的导电物质相结合来被使用。在此环境下，图11中的上电容电极102可能是氮化钛、钨、氮化钨、钌、铂、铱、钼、锰或是其它具有高介电常数的相容物质。
虽然本发明以一优选实施例被公开，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可作各种变动和修改，因此本发明的保护范围应当视所附的权利要求所限定的为准。
Claims (13)
1.一种形成动态随机存取存储器的方法，包括下列步骤：
a.提供一基底，其中该基底具有元件隔离结构，且在该元件隔离结构中具有有源元件区。
b.在该基底的有源元件区上方，提供一介电层；
c.在该有源元件区提供一转移晶体管，该转移晶体管包括一位于该介电层上方的第一栅电极与形成于该基底上的一第一与一第二源极/漏极区。
d.在该基底上形成一蚀刻阻挡层；
e.在该蚀刻阻挡层上方，形成一介电层，该介电层与该蚀刻阻挡层不同；
f.蚀刻去除该第二源极/漏极区上方的介电层，至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到在该第二源极/漏极区上形成电荷储存电容；以及
g.蚀刻去除该第一源极/漏极区上方的介电层，至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到在该第一源极/漏极区形成一位元线的接点；
其中，在所述步骤f中形成电荷储存电容的步骤包括：
fl.在第二源极/漏极区上形成与其电性耦接的一下电极；
f2.在该下电极的表面上形成一高介电常数电容电介质；
f3.在该高介电常数电容电介质的表面上形成一上电极；
其中，在所述步骤g中形成该位元线的接点的步骤包括：
g1.在该介电层上形成用以定义位元线接点的一光阻掩模；
g2.以该蚀刻阻挡层为蚀刻终止层，蚀刻该介电层，接着再蚀刻去除部分该蚀刻终止层，以形成一位元线接触窗开口；
g3.去除该光阻掩模；以及
g4.于该位元接触窗开口中形成一位元线接点，以与该第一源极/漏极区电性连接。
2.如权利要求1所述的方法，在所述步骤g之前，进一步包括对该介电层的表面进行一平坦化的步骤。
3.如权利要求2所述的方法，其中该平坦化的步骤以化学机械研磨法来完成。
4.如权利要求1所述的方法，其中在所述步骤f之前，进一步包括一平坦化的步骤。
5.如权利要求4所述的方法，其中该平坦化的步骤是以化学机械研磨法来完成。
6.如权利要求5所述的方法，其中该蚀刻阻挡层与该第一、第二以及第三源极/漏极区接触。
7.如权利要求6所述的方法，其中该蚀刻阻挡层与第一以及第二栅电极被一氧化层隔开。
8.如权利要求1所述的方法，其中该蚀刻阻挡层是一氮化硅层，该介电层是一氧化硅层。
9.如权利要求1所述的方法，其中该电荷储存电容包括相互接触的一下电极与该第三源极/漏极区、一高介电常数电容介电质以及一上电极。
10.如权利要求9所述的方法，其中该高介电常数电容介电质是由包括钽氧化物与钛酸盐族的物质所组成。
11.如权利要求9所述的方法，其中该高介电常数电容介电质是由包括五氧化钽、钡锶钛酸盐与铅锌钛酸盐的物质所组成。
12.如权利要求9所述的方法，其中该上电极以不同于多晶硅的其它导电物质与高介电常数电容介电质面接。
13.如权利要求12所述的方法，其中该上电极包括一由氮化钛、钨、氮化钨、铂、钌、铱、钼与氮化钼族所选择出来的物质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97113720A CN1059983C (zh) | 1997-07-04 | 1997-07-04 | 形成动态随机存取存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97113720A CN1059983C (zh) | 1997-07-04 | 1997-07-04 | 形成动态随机存取存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1204869A CN1204869A (zh) | 1999-01-13 |
| CN1059983C true CN1059983C (zh) | 2000-12-27 |
Family
ID=5172724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97113720A Expired - Fee Related CN1059983C (zh) | 1997-07-04 | 1997-07-04 | 形成动态随机存取存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1059983C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479923B (zh) * | 2010-11-30 | 2014-04-02 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的制作方法 |
| CN107527953B (zh) * | 2016-06-22 | 2020-06-30 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2289984A (en) * | 1994-05-07 | 1995-12-06 | Hyundai Electronics Ind | Dram storage electrode fabrication |
-
1997
- 1997-07-04 CN CN97113720A patent/CN1059983C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2289984A (en) * | 1994-05-07 | 1995-12-06 | Hyundai Electronics Ind | Dram storage electrode fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1204869A (zh) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320332B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6376325B1 (en) | Method for fabricating a ferroelectric device | |
| US5618746A (en) | Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films | |
| US7446363B2 (en) | Capacitor including a percentage of amorphous dielectric material and a percentage of crystalline dielectric material | |
| US6225133B1 (en) | Method of manufacturing thin film capacitor | |
| US6707088B2 (en) | Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US6399399B2 (en) | Method for manufacturing semiconductor memory and method for manufacturing capacitor | |
| US20010042878A1 (en) | Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein and capacitors formed thereby | |
| US7355232B2 (en) | Memory devices with dual-sided capacitors | |
| KR100317433B1 (ko) | 반도체 장치와 그 제조방법 | |
| US7091052B2 (en) | Method of forming ferroelectric memory cell | |
| US6323514B1 (en) | Container structure for floating gate memory device and method for forming same | |
| US20050023590A1 (en) | Multi-layer electrode and method of forming the same | |
| US5801916A (en) | Pre-patterned contact fill capacitor for dielectric etch protection | |
| US6228701B1 (en) | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs | |
| US5691223A (en) | Method of fabricating a capacitor over a bit line DRAM process | |
| KR100319874B1 (ko) | 반도체장치의커패시터및그제조방법 | |
| US6399457B2 (en) | Semiconductor device having capacitor and method of manufacturing the same | |
| CN1059983C (zh) | 形成动态随机存取存储器的方法 | |
| US6146937A (en) | Method of forming a DRAM device utilizing a sacrificial doped oxide layer | |
| US5837579A (en) | Rugged polysilicon process for DRAM capacitors | |
| KR100609546B1 (ko) | 스택 캐패시터의 부품간 상호작용을 방지하기 위한 연장된트렌치 | |
| US6159788A (en) | Method to increase DRAM cell capacitance | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20001227 Termination date: 20140704 |
|
| EXPY | Termination of patent right or utility model |