CN1049300C - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1049300C CN1049300C CN95104257A CN95104257A CN1049300C CN 1049300 C CN1049300 C CN 1049300C CN 95104257 A CN95104257 A CN 95104257A CN 95104257 A CN95104257 A CN 95104257A CN 1049300 C CN1049300 C CN 1049300C
- Authority
- CN
- China
- Prior art keywords
- bit line
- storage electrodes
- layer
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005260 corrosion Methods 0.000 claims description 30
- 230000007797 corrosion Effects 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 48
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造半导体器件的方法，通过在没有位线的区域形成其高度与位线同高的存贮电极，能缓和单元区和外围电路区之间的台阶，以及不使用额外的存贮电极掩模，当使用存贮电极接触孔掩模通过腐蚀工艺形成存贮电极接触孔时，使在位线上的腐蚀阻挡层作为自对准腐蚀阻挡层，能建立圆筒形存贮电极。除能确保工艺简单和改善可靠性外，还能确保后序的光刻工艺的聚焦深度有足够的容差。
Description
本发明一般涉及制造半导体器件的方法，特别涉及在DRAM内形成一电容器的方法，它能缓和单元区和外围电路区之间台阶，因而除能确保改善生产效率和可靠性外还能确保后序光刻工艺聚焦深度的足够容差。
根据近来半导体器件的高集成化的趋势，随着单元尺寸的缩小，形成容量足够的电容器越来越困难。为避开这类难题，已提出许多解决方案。例如，为了增加电容器的容量，在由MOS晶体管和电容器组成的DRAM器件中采用一种介电常数高的介质或薄的介质膜。
然而，这些解决方案有它自身的问题。已对公知的介电常数高的介质，例如Ta2O5、TiO2和SrTiO3做深入的研究。不过这些材料实质上不可能用于实践，因为其可靠性，如结点击穿电压和薄膜特性均尚未得到验证。将介质膜的厚度减薄，可能在器件工作过程中，使介质膜破裂，因而给电容器带来不利的影响。
除了这种采用介质的解决方案外，考虑到确保足够大容量的难度，曾提出增大存贮电极的表面面积。例如，为了增大电容器的表面面积，采纳一种针结构(pin structure)，是利用一导电材料将多个多晶硅层相互连接，或采纳圆筒形结构。
为更好地了解本发明的技术背景，下面对采纳圆筒形电容器的常规半导体器件进行解释性的说明。
在一半导体衬底上建立MOSFET后，在所得结构整个表面上形成层间绝缘膜。形成与MOSFET漏极相接触的位线(bit line)。然后，在所得结构上设置一较好台阶覆盖率的铺垫平坦化层(blanket planarization layer)，如由BPSG(硼磷硅玻璃)形成，然后对其进行腐蚀，形成存贮电极的接触孔，通过这些孔露出MOSFET的源极。加上一导电层以覆盖存贮电极的接触孔。随后在接触孔上形成圆筒形厚的氧化膜图形，在该氧化膜图形的侧壁上形成圆筒形导电隔离层(conductive spacer)。用氧化膜图形和导电隔离层作掩模，刻蚀导电层，只留下填充在接触孔内的导电层图形。然后，去掉圆筒形厚的氧化膜图形，完成由导电隔离层和导电层图形组成的圆筒形存贮电极的制作。
如上所述，半导体器件的高集成化要求在半导体器件中缩小被电容器所占据的面积。这就使半导体器件面临着容量减小的问题。此问题的一种常规解决办法是加高存贮电极。然而，因存贮电极的加高又引出单元区和外围电路区之间台阶变得更高，因而给后序工艺带来了困难。比如，用于形成金属布线的光刻工艺，已难以形成精密图形。所以，就生产效率和器件工作可靠性而论是显著低下的。
由于上述常规技术分别使用接触掩模和存贮电极掩模，使加工变得复杂又降低了生产效率。
所以，本发明的主要目的在于克服上述现有技术所遇到的问题，并提供一种制造半导体器件的方法，通过在没有位线的区域形成其高度与位线相同的存贮电极，能减低单元区和外围电路区之间的台阶。
本发明的另一个目的在于提供一种不使用额外的存贮电极掩模能建立圆筒形存贮电极的方法。
本发明的又一个目的在于提供简单的制造半导体器件的方法。
本发明的再一个目的在于提供一种制造半导体器件的方法，能为后序的光刻工艺确保足够的深度容差。
本发明的进一步的目的在于提供能改善生产效率和可靠性的方法。
基于本发明人创造性地认真地研究，通过提供一种制造半导体器件的方法可达到上述目的，所述半导体器件包括一个MOSFET和一个电容器，该方法包括以下步骤：在半导体衬底上建立由栅氧化膜、栅电极、第一绝缘膜图形及源电极和漏电极组成的MOSFET结构；在所得结构的整个表面上依次形成第二绝缘膜、第一腐阻挡层及第三绝缘膜，所说的第一腐蚀层的选择腐蚀比(etch selection ratio)不同于所说的第三绝缘膜；使用位线接触掩模依次腐蚀从所说的第三绝缘膜到所说的第二绝缘膜，形成位线接触孔，通过该孔露出漏电极；在所说的位线接触孔的侧壁形成第一绝缘间隔层；在所得结构的整个表面上依次淀积位线导电层、第四绝缘膜层及第二腐蚀阻挡层；使用位线掩模依次腐蚀从所说的第二腐蚀阻挡层到所说的位线导电层，分别形成位线、第四绝缘膜及第二腐蚀阻挡图形；以第五绝缘膜填入已被腐蚀的没有所说的位线的部位；使用存贮电极接触掩模依次腐蚀从所说的第五绝缘膜到所说的第二绝缘膜，形成存贮电极接触孔，通过该孔露出所说的源电极；在所说的存贮电极接触孔的侧壁形成第二绝缘间隔层；沿着在所说的存贮电极接触孔内所裸露的表面设置导电层图形，所说的导电层图形起着存贮电极之作用；以及在所说的存贮电极上依次形成介质膜及平板电极。
参照附图，通过对本发明优选实施例的详细描述，可使本发明的上述目的及其它优点变得更加明了。
图1是表示根据本发明在制造半导体器件中使用的掩模排列的布局图。
图2A～2E是表示制造半导体器件的方法沿图1的I-I线的示意剖面图。
图3是本发明另一实施例的示意剖面图。
参照附图可更好了解本发明优选实施例的应用，其中使用相同的标号分别表示相同的和相对应的部件。
参照图1，这是一个类似于一般DRAM器件的部分布局图，表示了根据本发明制作半导体器件所用掩模的排列。如图1所示，一有源掩模A形成有源区之字形，各个由栅线掩模B表示的分开的栅线沿纵向排列，还有与栅线垂直的由位线掩模D表示的位线。在该布局图中，还有存贮电极接触掩模E，每个均排列在有源区的一端，而位线接触掩模C排列在有源掩模A的中部。
重要的是未单独采用任何存贮电极掩模。如下文将详细描述的，类似于常规的存贮电极掩模，存贮电极掩模E与下面的阻挡层自对准，形成接触孔，通过该孔露出MOSFET的源电极。
图2表示根据一实施例制作半导体器件的优选步骤沿图1的I-I线的剖面截面图。结合图2A～2E解释这些步骤。
如图2A所示，本发明的方法从MOSFET的形成开始。即，在半导体衬底1的预定面积上形成用于元件隔离的绝缘膜2之后，在所得结构上全面地依次淀积栅氧化层、栅电极的导电层及第一绝缘膜，然后使用栅掩模(在图1中用标号“B”代表)腐蚀，形成由栅氧化图形3、栅电极4及第一绝缘膜图形5构成的栅结构，然后，以栅结构为掩模，使杂质注入到半导体衬底1内，形成源电极6及漏电极6′，所说的杂质的导电类型不同于所说的半导体衬底的类型。之后，该方法包括在MOSFET结构上依次形成较薄的第二绝缘膜7、第一腐蚀阻挡层8以及用于平坦化的铺垫第三绝缘膜9。对于第二绝缘膜7最好使用氧化膜，对于第一腐蚀阻挡层8最好使用硅膜，对于第三绝缘膜9最好使用选择腐蚀比不同于第一腐蚀阻挡层的一种材料，例如BPSG(硼磷硅玻璃)。
参照图2B，首先使用位线接触掩模(图1中用标号“C”代表)依次腐蚀漏电极6′上的从第三绝缘膜9到栅氧化膜图形3，形成位线接触孔18，通过该孔露出漏电极6′。接着，在位线接触孔18的侧壁形成第一绝缘隔离层10。然后，在所得结构整个表面上依次淀积用于位线的导电层、用于平坦化的第四绝缘膜层及第二腐蚀阻挡层，且使用位线掩模(图1中用标号“D”代表)腐蚀，分别形成位线11、第四绝缘膜12及第二腐蚀阻挡图形13。在被腐蚀的部位即是没有位线11的区域填充以第五绝缘膜14，BPSG。淀积铺垫光刻胶膜，在有存贮电极接触掩模(图1中以标号“E”代表)的情况下曝光，并经显影工艺，形成光刻胶膜图形22，通过该图形露出包括整个第五绝缘膜14及附近的部分第二腐蚀阻挡层图形13的预定面积。
对第二腐蚀阻挡层图形13，一种其选择腐蚀比不同于第三和第四绝缘膜9、12的材料，例如氮化膜是合用的。当使用氮化膜作第一腐蚀阻挡层8时，第二腐蚀阻挡层图形13可以用硅膜来制备。
由于第二绝缘膜7，使得在栅结构侧壁上形成的第一导电隔离层10比在接触孔18内其余区域上形成的更厚。
至于第五绝缘膜14，在完成位线11形成之后，淀积第五绝缘膜层，再往深腐蚀直至露出第二腐蚀阻挡层图形13。
参照图2C，使用光刻胶膜图形22和第二腐蚀阻挡图形13的裸露部位作掩模，来依次腐蚀第五绝缘膜和第三绝缘膜9，接着腐蚀第一腐蚀阻挡层8和第二绝缘膜7的裸露部分。其结果，形成存贮电极接触孔19，露出源电极6。在去掉光刻胶膜图形22之后，在存贮电极接触孔19的侧壁上设置第二绝缘间隔层15。
参照图2D，在图2C所得结构的整个表面上淀积具有预定厚度的用于存贮电极的导电层16，例如硅膜，接着在存贮电极接触孔19内的导电层16上形成光刻胶膜17。关于这一点，厚厚地淀积一铺垫光刻胶膜，再往深腐蚀，只留下孔内的光刻胶膜。
参照图2E，以光刻胶膜17作掩模，选择腐蚀存贮电极的导电层16，形成存贮电极16′。然后，去掉光刻胶膜17和第二腐蚀阻挡图形13。进一步的加工步骤，虽未图示，可以断定是在存贮电极16′的表面上形成介质膜，乃在介质膜上形成平板电极。
根据本发明的上述实施例，使用第二腐蚀阻挡图形和存贮电极接触掩模不仅可以自对准地形成存贮电极接触孔，而且可以不使用存贮电极掩模，在接触孔内形成存贮电极。从而，使台阶被压到最低，那是因为存贮电极和位线之间的高度差几乎可忽略不计。
图3表示本发明的另一实施例，与实施例1的不同之处在于，去掉了存贮电极外侧壁上的第二绝缘间隔层。其结果，增加了存贮电极的有效表面面积。结合图2中的某些部分，详细描述本实施例。
在形成图2C的第二绝缘间隔层15之前，使通过形成存贮电极接触孔19而露出的位线11的端部热氧化，形成氧化膜30。然后，在接触孔19的侧壁形成第二绝缘间隔层15。进行图2D和2E所示的工艺，以形成存贮电极16′。最后，去掉第二绝缘间隔层15。倘若用硅膜制备第一腐蚀阻挡层8，由于形成接触孔19而露出的端部，也在形成氧化膜30的过程中被氧化。在这种两侧表面都裸露的圆筒形存贮电极上形成介质膜和平板电极，可得到具有充分电容量的电容器。
如前文所述，根据本发明，由于在没有位线的低洼处形成存贮电极，可完全缓解单元区和外围电路区之间的台阶。当然，平坦的台阶有助于进行后序的加工步骤，例如使光刻容易。在位线上的第二腐蚀阻挡图形，当使用存贮电极接触掩模进行腐蚀时，它起着自对准腐蚀阻挡层的作用，因而接触孔可以在接触掩模的限度内尽可能的宽。随后的光刻工艺就容易运作。由于没有使用任何存贮电极掩模而形成存贮电极，这就减少了工艺步骤，因而改善了生产率。
在阅读前文说明之后，对于本领域普通技术人员，会更容易理解本文所公开的本发明的其它特点、优点和实施例。关于这一点，虽然已十分详细地描述了本发明的具体实施例，但在不脱离如说明书所说明的和权利要求中所请求保护的本发明的精神和范畴的前提下，对这些实施方案可以进行各种各样的变化和改型。
Claims (5)
1.一种制造半导体器件的方法，该半导体器件包括一个MOSFET和一个电容器，包括以下各步骤：
在半导体衬底上建立一由栅氧化膜、栅电极、第一绝缘膜图形及源电极和漏电极构成的MOSFET结构；
在所得结构的整个表面上依次形成第二绝缘膜、第一腐蚀阻挡层及第三绝缘膜，所说的第一腐蚀阻挡层的选择腐蚀比不同于所说的第三绝缘膜；
使用位线接触掩模依次腐蚀自所说的第三绝缘膜至第二绝缘膜，形成位线接触孔，通过该孔露出漏电极；
在所说的位线接触孔的侧壁形成第一绝缘间隔层；
在所得结构的整个表面上依次淀积位线导电层、第四绝缘膜层及第二腐蚀阻挡层；
使用位线掩模依次腐蚀自所说的第二腐蚀阻挡层至所说的位线导电层，分别形成位线、第四绝缘膜及第二腐蚀阻挡图形；
用第五绝缘膜填入已被腐蚀的没有所说的位线的部位；
使用存贮电极接触掩模依次腐蚀自所说的第五绝缘膜至所说的第二绝缘膜，形成存贮电极接触孔，通过该孔露出所说的源电极；
在所说的存贮电极接触孔的侧壁形成第二绝缘间隔层；
沿着所说的存贮电极接触孔内所裸露的表面设置导电层图形，所说的导电层图形起着存贮电极之作用；以及
在所说的存贮电极上依次形成介质膜及平板电极。
2.根据权利要求1的一种制造半导体器件的方法，其中所说的第一腐蚀阻挡层和所说的第二腐蚀阻挡层分别由硅层和氮化膜制备。
3.根据权利要求1的一种制造半导体器件的方法，其中所说的第三和第五绝缘膜均由硼磷硅玻璃制备。
4.根据权利要求1的一种制造半导体器件的方法，其中所说的设置导电层图形的步骤是在形成第二绝缘间隔层之后，通过在所得结构的整个表面上淀积预定厚度的导电层，在所说的存贮电极接触孔内的导电层上填入光刻胶膜，并用所说的光刻胶膜作为掩模来腐蚀所说的导电层而完成的。
5.根据权利要求1的一种制造半导体器件的方法，进一步包括以下各步骤：
氧化所说的位线的端部，在形成所说的存贮电极接触孔时所述端部被露出；
去掉所说的第二绝缘间隔层，露出所说的存贮电极的相对内外两表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-9963 | 1994-05-07 | ||
| KR1019940009963A KR0126640B1 (ko) | 1994-05-07 | 1994-05-07 | 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1116771A CN1116771A (zh) | 1996-02-14 |
| CN1049300C true CN1049300C (zh) | 2000-02-09 |
Family
ID=19382624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95104257A Expired - Fee Related CN1049300C (zh) | 1994-05-07 | 1995-05-05 | 制造半导体器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR0126640B1 (zh) |
| CN (1) | CN1049300C (zh) |
| GB (1) | GB2289984B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100213209B1 (ko) * | 1996-07-29 | 1999-08-02 | 윤종용 | 반도체장치의 제조방법 |
| GB2324408A (en) * | 1997-01-21 | 1998-10-21 | United Microelectronics Corporation | Forming DRAM cells |
| CN1059983C (zh) * | 1997-07-04 | 2000-12-27 | 联华电子股份有限公司 | 形成动态随机存取存储器的方法 |
| JP2000012687A (ja) | 1998-06-23 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| GB2341427A (en) * | 1998-09-08 | 2000-03-15 | Gerard Francis Robinson | Sealing member |
| JP3241020B2 (ja) * | 1999-03-26 | 2001-12-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US7266798B2 (en) * | 2005-10-12 | 2007-09-04 | International Business Machines Corporation | Designer's intent tolerance bands for proximity correction and checking |
| KR100751663B1 (ko) * | 2006-09-06 | 2007-08-23 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US9254998B2 (en) * | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device with a capping substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0487951A1 (en) * | 1990-11-08 | 1992-06-03 | Nec Corporation | Method of fabricating a stacked capacitator DRAM cell |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD299990A5 (de) * | 1990-02-23 | 1992-05-14 | Dresden Forschzentr Mikroelek | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung |
| EP0449422B1 (en) * | 1990-02-26 | 1997-06-18 | Nec Corporation | Semiconductor memory device |
| US5128549A (en) * | 1990-03-30 | 1992-07-07 | Beckman Instruments, Inc. | Stray radiation compensation |
-
1994
- 1994-05-07 KR KR1019940009963A patent/KR0126640B1/ko not_active IP Right Cessation
-
1995
- 1995-05-05 GB GB9509207A patent/GB2289984B/en not_active Expired - Fee Related
- 1995-05-05 CN CN95104257A patent/CN1049300C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0487951A1 (en) * | 1990-11-08 | 1992-06-03 | Nec Corporation | Method of fabricating a stacked capacitator DRAM cell |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2289984A8 (en) | 1997-07-14 |
| GB9509207D0 (en) | 1995-06-28 |
| GB2289984B (en) | 1998-03-11 |
| CN1116771A (zh) | 1996-02-14 |
| KR950034516A (ko) | 1995-12-28 |
| KR0126640B1 (ko) | 1998-04-02 |
| GB2289984A (en) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5478770A (en) | Methods for manufacturing a storage electrode of DRAM cells | |
| KR960005562B1 (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US5580811A (en) | Method for the fabrication of a semiconductor memory device having a capacitor | |
| KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
| CN1049300C (zh) | 制造半导体器件的方法 | |
| JPH07283376A (ja) | 半導体メモリー装置のキャパシター製造方法 | |
| KR100276389B1 (ko) | 커패시터 및 그 제조방법 | |
| DE19842684C1 (de) | Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren | |
| KR940016770A (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
| KR20060074715A (ko) | 반도체메모리장치 및 그 제조 방법 | |
| CN1236993A (zh) | 动态随机存取存储器单元电容器及其制造方法 | |
| US5658817A (en) | Method for fabricating stacked capacitors of semiconductor device | |
| JPH06310607A (ja) | 接触孔の製造方法 | |
| KR100322882B1 (ko) | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 | |
| KR940000309B1 (ko) | 반도체 기억장치의 적층캐패시터 제조방법 | |
| KR100192927B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0143711B1 (ko) | 반도체 소자의 전하저장전극 제조 방법 | |
| US6297151B1 (en) | Method and structure for manufacturing contact windows in semiconductor process | |
| KR100881738B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
| KR940011806B1 (ko) | Dram셀 및 그 제조방법 | |
| KR960011641B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR950011639B1 (ko) | Dram셀 및 그 제조방법 | |
| KR0176267B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR970010681B1 (ko) | 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C10 | Entry into substantive examination | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20000209 Termination date: 20130505 |