CN1278407C - 生产半导体器件的方法 - Google Patents

生产半导体器件的方法 Download PDF

Info

Publication number
CN1278407C
CN1278407C CNB031216234A CN03121623A CN1278407C CN 1278407 C CN1278407 C CN 1278407C CN B031216234 A CNB031216234 A CN B031216234A CN 03121623 A CN03121623 A CN 03121623A CN 1278407 C CN1278407 C CN 1278407C
Authority
CN
China
Prior art keywords
polysilicon layer
layer
oxide
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031216234A
Other languages
English (en)
Other versions
CN1457090A (zh
Inventor
戴维·罗素·埃文斯
许胜籘
布鲁斯·戴尔·乌尔里克
道格拉斯·詹姆斯·特威
莉萨·H·什特克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1457090A publication Critical patent/CN1457090A/zh
Application granted granted Critical
Publication of CN1278407C publication Critical patent/CN1278407C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种利用自对齐浅沟槽隔离工艺生产半导体器件的方法，所述自对齐浅沟槽隔离工艺分离形成的与栅极结构自对齐的元件，所述方法包括下列步骤：提供覆盖衬底上的栅极绝缘层的第一多晶硅层；形成穿过第一多晶硅层并深入衬底的沟槽；提供覆盖衬底的氧化物层，所述衬底包括沟槽，以便在沟槽内氧化物层的上表面高于第一多晶硅层的下表面；提供第二多晶硅层，其覆盖氧化物层，以便沟槽内第二多晶硅层的上表面低于第一多晶硅层的上表面；平面化第二多晶硅层、氧化物层及第一多晶硅层，同时在沟槽内的第二多晶硅层的上表面处停止平而化步骤。

Description

生产半导体器件的方法
技术领域
本发明涉及一种利用通过绝缘体隔离器件元件的元件隔离工艺来生产诸如半导体集成电路的半导体器件的方法，尤其涉及一种利用用来将例如形成在自对齐栅极结构内的器件元件隔离的自对齐浅沟槽隔离(self-aligned STI)工艺生产半导体器件的方法。
背景技术
通常，已使用有若干用于隔离半导体衬底上相邻器件结构(如电子晶体管)的元件隔离工艺。自1970年采用的使用半导体工艺的一种元件隔离工艺是硅的局部氧化(下文称作“LOCOS”)，该方法一般称为有选择的氧化。LOCOS是局部选择性的氧化隔离工艺。
另一种元件隔离工艺是直接浅沟槽隔离(shallow trench isolation)，也称作直接STI。这是一种简单的浅沟槽元件隔离工艺。在硅衬底上通过掩模层(如氧化物掩模或氮化物掩模)蚀刻出沟槽。然后用于二氧化硅填充得到的沟槽并利用化学机械抛光(CMP)工艺进行平面化。
还有一种改进的STI工艺，在阱形成后产生栅极氧化物层及沉积第一多晶硅层。通过栅极氧化物层和第一多晶硅层蚀刻出硅沟槽。接着用与第二多晶硅层相邻的氧化物填充硅沟槽。第一多晶硅层和第二多晶硅层两者都是用来形成多晶硅栅极电极的至少一部分。
常规LOCOS隔离工艺的缺陷之一是由于用于限定隔离区氮掩模层下的横向氧化，使隔离元件的场氧化物层100具有“鸟喙”形状的特征，如图15所示。鸟喙减小了隔离元件之间的晶体管器件的有效沟槽道宽度，并在所形成的晶体管内引起阈压不均匀。
LOCOS隔离工艺还有本专业一般人员可知的限制，如场效应区内的掺杂分离、缺陷产生。例如，在器件边界周围可产生缺陷。硼(B)分离到场氧化物层100引起场阈压减小并增加场漏电流。在最坏情况下，相邻的器件通过场效应区电连通。
如图16所示，直接STI工艺的缺点是：器件元件之间沟槽200的拐角201必须是圆的，以免寄生边缘晶体管的形成，及在有效区域的边202处的栅极氧化物层203断裂，或者两者都发生。因此，这种隔离工艺引起沟槽道宽度减小和阈压的不均匀。
改进STI工艺的主要缺点是：第一多晶硅层的后抛光厚度控制，将会引起栅极多晶硅蚀刻的端点探测困难。各种不同STI工艺提供了平面，所述平面为平板印刷图案带来了方便。然而，因为没有固有的对齐标志，因此，必须使用额外的光致抗蚀掩模步骤来蚀刻对齐标志。
发明内容
根据本发明的一方面，本发明提供了一种利用自对齐浅沟槽隔离工艺生产半导体器件的方法，所述自对齐浅沟槽隔离工艺隔离所形成的与栅极结构自对齐的元件，所述方法包括下列步骤：提供覆盖衬底上的栅极绝缘层的第一多晶硅层；形成通过第一多晶硅层并深入衬底的沟槽；提供覆盖衬底的氧化物层，所述衬底包括沟槽，以便在沟槽内氧化物层的上表面高于第一多晶硅层的下表面；提供第二多晶硅层，其覆盖氧化物层，以便沟槽内第二多晶硅层的上表面低于第一多晶硅层的上表面；平面化第二多晶硅层、氧化物层、和第一多晶硅层，同时在沟槽内的第二多晶硅层的上表面处停止平面化步骤。
在本发明的一个实施例中，通过生成薄热氧化物并且接着利用CVD工艺或溅射沉积其余的氧化物形成氧化物层。
在本发明的另一实施例中，栅极绝缘层是二氧化硅。
在本发明的另一实施例中，栅极绝缘层包括氧化硅、氮氧化硅、二氧化铪、氧化锆、氧化镧中的至少一个。
在本发明的另一实施例中，第一多晶硅层由覆盖在栅极绝缘层的牺牲栅极材料替代。
在本发明的另一实施例中，生产半导体器件的方法还包括在平面化过程完成后利用氧化物选择蚀刻进行蚀刻氧化物层的步骤，由此在氧化物层中形成对齐标志。
根据本发明的另一方面，本发明提供了一种生产半导体器件的方法，包括以下步骤：在衬底上提供第一多晶硅层；形成穿过第一多晶硅层并深入衬底的沟槽；提供覆盖衬底的氧化物层，所述衬底包括沟槽；提供覆盖氧化物层的第二多晶硅层；平面化第二多晶硅层、氧化物层及第一多晶硅层；平面化过程完成后在衬底上提供第三多晶硅层；和在形成栅极结构期间利用形成图案的光致抗蚀剂将有选择地蚀刻第三多晶硅层、第二多晶硅层及第一多晶硅层，同时在去除第二多晶硅层完成后检测蚀刻停止，从而留下一薄层第一多晶硅层。
在本发明的一个实施中，利用高选择性蚀刻对留下的第一多晶硅层进行选择蚀刻。
根据本发明的另一方面，本发明提供了一种利用隔离元件的浅沟槽隔离(STI)工艺生产半导体器件的方法，所述方法包括：形成改进的STI结构，该结构包括氧化物填充沟槽和至少一个多晶硅层；及跟随平面化改进的STI结构的步骤选择蚀刻氧化物，由此在氧化物层上形成对齐标志。
在本发明的实施例中，蚀刻沟槽内的氧化物，以便去除大约100纳米的氧化物。
在本发明的另一实施中，用来生产半导体器件的方法还包括在形成改进的STI结构期间沉积第二多晶硅层的步骤。
根据本发明的另一方面，本发明提供了一种生产半导体器件的方法，包括以下步骤：提供覆盖衬底上的栅极绝缘层的第一多晶硅层；形成穿过第一多晶硅层并深入衬底的沟槽；提供覆盖衬底的氧化物层，所述衬底包括沟槽，从而沟槽内氧化物层的上表面高于第一多晶硅层的下表面；提供第二多晶硅层，其覆盖氧化物层以便沟槽内第二多晶硅层的上表面低于第一多晶硅层的上表面；在第二多晶硅层上提供牺牲氧化物层；平面化牺牲氧化物层、第二多晶硅层、氧化物层、及第一多晶硅层，同时在沟槽内的第二多晶硅层上表面处停止平面化步骤；利用氧化物选择蚀刻选择蚀刻氧化物层，由此在氧化物层形成对齐标志；提供覆盖衬底的第三多晶硅层；在第三多晶硅层上提供光致抗蚀剂并使光致抗蚀刻剂带有图案，以便限定栅极结构；及利用光致抗蚀刻剂有选择地蚀刻第三多晶硅层、第二多晶硅层及第一多晶硅层，同时在去除第二多晶硅层完成时探测蚀刻停止，以便利用高选择性蚀刻选择性地蚀刻其余的第一多晶硅层，由此形成栅极结构。
下面描述具有上述结构的本发明的功能。
根据本发明，第二多晶硅层沉积在氧化物层上，以便沟槽内的第二多晶硅层的下表面在第一多晶硅层下表面之上，及沟槽内的第二多晶硅层的上表面在第一多晶硅层的上表面之下。第三多晶硅层沉积在进行了平面化工艺的第二多晶硅层上。在形成栅极结构期间，在第三多晶硅层和第二多晶硅层去除完成处探测蚀刻停止。利用高选择性蚀刻工艺仔细地去除一薄层其余的第一多晶硅层。因此，与常规的工艺不一样，没有过度去除第一多晶硅层之下的栅极绝缘层，就可去除其余暴露的第一多晶硅层，并解决了栅极多晶硅蚀刻的端点探测困难，因此，防止了在沟槽拐角处产生寄生边缘晶体管，并减小在常规STI过程中所产生的栅极耐压。
因此，本发明在这里描述了利用浅沟槽隔离(STI)方法生产半导体器件的方法的可能产生优点，所浅沟槽隔离(STI)方法可防止鸟喙变化和在阱中掺杂分离，在LOCOS过程中会产生所述鸟喙变化和在阱中掺杂分离，同时，解决了在STI过程中栅极多晶硅蚀刻的端点探测困难，因此，防止了在沟槽拐角处寄生边缘晶体管的形成，及减小了栅极耐压。
参照附图，通过阅读和理解下面的详细描述，本领域的技术人员容易明白本发明的上述和其化优点。
附图说明
图1为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件的方法在形成层1的步骤完成后得到的器件结构的剖面图。
图2为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成沟槽步骤完成后得到的器件结构的剖面图。
图3为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成氧化物层步骤完成后得到的器件结构的剖面图。
图4为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成层2步骤完成后得到的器件结构的剖面图。
图5为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在平面化步骤完成后得到的器件结构的剖面图。
图6为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成层3步骤完成后得到的器件结构的剖面图。
图7为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成多晶硅栅极步骤完成后得到的器件结构的剖面图。
图8为图7所示器件结构转动90度的剖面图，示出了沿晶体管的源极/沟槽道/漏极的剖面图。
图9为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在去除其余层1步骤完成后得到的器件结构的剖面图，示出了包括源极、沟槽道及漏极区域的有效区域。
图10为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在注入杂质离子步骤完成后得到的器件结构的剖面图。
图11为图10所示的器件结构转动90度的剖面图，示出了沿晶体管的源极/沟槽道/漏极的剖面图。
图12为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成对齐结构期间形成凹口步骤完成后得到的器件结构的剖面图。
图13为结合图12的描述之后、接着形成对齐标志步骤完成后的器件结构的剖面图。
图14为不同于图13所示形成的对齐结构期间所得到的器件结构的剖面图。
图15为示出了具有由常规LOCOS方法所得到的鸟喙部分的器件结构的剖面图。
图16为示出了由常规STI工艺所得到的器件结构的元件之间的沟槽拐角部分的剖面图。
具体实施方式
下面将参照附图，对与利用元件隔离工艺生产半导体器件方法相关的本发明实施例进行描述。
图1为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成第一多晶硅晶层16的步骤完成后得到的器件结构10A的剖面图，在本说明书中所述第一多晶硅晶层16称为层(poly)1。
如图1所示，对于本方法，提供了一种半导体衬底14，如硅衬底(Si衬底)。若需要，进行隔离相邻的器件区域前，可形成n-阱或p-阱。下一步，生成栅极绝缘层12(例如栅极氧化膜)，或生成并沉积覆盖在半导体衬底14上。如果有的话，随着形成n-阱或p-阱，层1沉积覆盖栅极绝缘层12。以这种方式，形成牺牲栅极(形成层1过程)过程完成后，形成了器件结构10A。层1的厚度为Tp1。
在另一实施例中，所述实施例适合牺牲栅极过程，氮化硅层作为牺牲栅极材料替换层1覆盖栅极绝缘层12。栅极绝缘层12也可由氧化硅(如二氧化硅)、或高K材料(如氮氧化硅、氧化铪、氧化锆、氧化镧或其它合适的栅极介电材料)构成。
图2为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成沟槽步骤完成后得到的器件结构10B的剖面图。
如图2所示，对层1、栅极绝缘层12及半导体衬底14进行部分蚀刻，形成沟槽18，从而形成邻接器件区域17。以这种方式，形成沟槽过程完成后，就可得到器件结构10B。沟槽18深入到半导体衬底14的深度称为XSTI，是从衬底表面20的顶部延伸至沟槽18的底部22，以便实现表面平面化后，接着进行抛光。沟槽深度的误差(不确定性或变化范围)称为ΔXSTI。接下来部分蚀刻半导体衬底14、进行清理，从而减小或消除蚀刻损坏。
图3为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成氧化物层步骤完成后得到的器件结构10C的剖面图。
如图3所示，氧化物层30沉积到层1上和沟槽内的衬底14上，因此，形成氧化物层过程完成后，就得到了器件结构10C。沉积氧化物层30的目的是为了用氧化物填充沟槽18。形成氧化物层30，使其厚度大于沟槽的深度。具体而言，氧化物层30的最小厚度大于深入到半导体衬底14中沟槽18的最大可能厚度。氧化物层30的厚度为TOX，及氧化物层30的厚度的误差(不确定性或变化范围)称为ΔTOX，沉积和处理氧化物层30，以便最后处理的厚度满足下式(1)
     TOX-ΔTOX＞XSTI+ΔXSTI…………(1)
氧化物层30可由薄热氧化物组成，以便在氧化物和随后沉积氧化物区域中的硅晶体之间提供良好的接触面。可通过各种膜形成方法，包括化学蒸气沉积(CVD)法，如LTO、HPCVD、PECVD或其它CVD方法，可形成沉积氧化物。也可使用非CVD方法，如溅射。接下来通过适当的膜形成方法沉积氧化物，若有必要或希望的话，氧化物在高温下硬化。
图4为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成层(poly)2步骤完成后得到的器件结构10D的剖面图。
如图4所示，第二多晶硅层40，这里也称为层2或场层，沉积并覆盖器件结构10C(或氧化物层30)。层2的厚度称为TP2，层1的厚度(或层1和栅极绝缘层12的总厚度)称为TP1。层2的厚度应选择为：层2的最大厚度加上氧化物层30的最大厚度小于沟槽18的最小深度加上层1的最小厚度。因此，层2的厚度应满足下式(2)：
TP2+ΔTP2+TOX+ΔTOX＜XSTI-ΔXSTI+TP1-ΔTP1…………(2)
为了满足表达式(2)和层2的最佳厚度，希望氧化物层的厚度最大。所希望的氧化物层30的最大厚度应满足下式(3)
TOX+ΔTOX＜XSTI-ΔXSTI+TP1-ΔTP1-TP2-ΔTP2-…………(3)
这样就使沟槽18内的氧化物层30上表面在层1的下表面之上及沟槽18内的层2的上表面在层1的上表面之下。在这种情况下，当形成层2过程完成后，就得到了器件结构10D。
当层2沉积覆盖氧化物层30后，牺牲氧化物层(没有示出)沉积覆盖器件10D。牺牲氧化物层例如可以是非硬化的TEOS。在一个实施例中，牺牲氧化物层的厚度是层1最大厚度的1.5倍。在另一个实施例中，牺牲氧化物层的厚度应是：栅极绝缘层12、层1、氧化物层30、层2及牺牲氧化物层的厚度之和大约是有效区域形状总阶跃高度的2倍，所述有效区域形状与顶表面实际形状相应。
图5为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在平面化步骤完成后得到的器件结构10E的剖面图。
如图5所示，层2(第二多晶硅层40)和氧化物层30通过低选择率CMP部分抛光，并对所产生的器件结构使用高选择率CMP从上表面抛光和平面化，以便在作为场效应区停止器的第二多晶硅层40的上表面停止。以这种方式，平面化过程完成后，就可得到器件结构10E。利用下面两个过程可实现平面化过程。在第一步中，使用非选择浆去除覆盖氧化物和器件区域中部分覆盖有效区域的第二多晶硅层40。第二步利用选择性抛光，在器件区域内和在场效应区内的第二多晶硅层40的上表面，在器件区域内继续去除覆盖有效区域的氧化物层30并在覆盖有效区域的第一多晶硅层16处停止。在这个平面化过程中不对实际场氧化物层(场效应区的氧化物层30)抛光。在选择的抛光期间，器件的有效区域比场效应区小得多，及可选择氧化物抛光率，使其足够高于多晶硅的抛光率，如大于5∶1的氧化物对多晶硅蚀刻率，因此，可很容易实现这种CMP过程。因为满足下式(4)，
TP2+ΔTP2+TOX+ΔTOX＜XSTI-ΔXSTI+TP1-ΔTP1…………(4)
在CMP在场层2停止之前，就已完全去除了层1上的氧化物层30。通过利用层2的上表面作为CMP停止器，在不使用相反掩模光致抗蚀剂和蚀刻过程的情况下，就可实现整个平面化过程。
在这一点上，将可能继续进行如下面所详细描述的处理过程，换一种方案，若牺牲栅极过程用于任何可被去除的牺牲栅极材料。牺牲栅极材料可以是多晶硅、氮化硅或其它适当的牺牲栅极材料。若需要，也可进行去除栅极绝缘层。形成替换栅极绝缘层，例如高-K栅极绝缘层。可完成替换栅极过程。
图6为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成层3的步骤完成后得到的器件结构10F的剖面图。
如图6所示，第三多晶硅层60，这里也称作层3，沉积覆盖由CMP平面化的器件结构10E。实际栅极多晶硅厚度与层3厚度加上平面化完成后保留的层1(第一多晶硅层16)厚度之和相等。在这种情况下，形成层3过程完成后，就可得到器件结构10F。
图7为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在形成多晶硅栅极的步骤完成后得到的器件结构10G的剖面图。
如图7所示，光致抗蚀剂70涂到层3(第三多晶硅层60)上并制成图案以便确定多晶硅栅极结构72。利用两步等离子体蚀刻过程来蚀刻层3/层1(第一多晶硅层16)组和层3/层2(第二多晶硅层40)组。第一步具有高多晶硅蚀刻率并在其端点停止，所述端点相应于层2完全去除所暴露的点。注意到某些层2保留在层3和光致抗蚀剂之下。以这种方式，形成多晶硅栅极过程完成后，就得到了器件结构10G。
图8为图7所示的器件结构10G转动90度的剖面图，示出了沿晶体管的源极/沟槽道/漏极(晶体管区15)的剖面图。
如图8所示，由于TOX-ΔTOX＞XSTI+ΔXSTI，层1(第一多晶硅层16)没有完全从有效区域(晶体管区15)上去除。保留层1的厚度应不依赖于CMP过程。
当去除层2(第二多晶硅晶体层)后，使用高选择性蚀刻来蚀刻不被光致抗蚀剂所覆盖的层1(第一多晶硅层16)的其余部分。在层2的下表面停止高选择性蚀刻，并留下层1(第一多晶硅层16)的一薄层16A覆盖在栅极绝缘层12上。
图9为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在去除保留层1步骤完成后得到的器件结构10H的剖面图，该结构具有包括源极、沟槽道及漏极区域的有效区域(晶体管区域15)。
如图9所示，进行高选择性蚀刻用来去除层1的保留薄层16A，由此，可减小、或消除微沟槽。通过使用高选择性等离子蚀刻，在源极或漏极区域中，在没有过度去除栅极绝缘层12的情况下，就可选择和保证去除层1(第一多晶硅层16)的其余部分。
接着剥去留下的多晶硅栅极组上的光致抗蚀剂70，所述多晶硅栅极组由覆盖在每一有效区域上的层1和层3的其余部分组成。在部分层3(第三多晶硅60)延伸至有效区域(晶体管区域15)的情况下，保留着某些层2(如图7所示的部分第二多晶硅层40)，这种现象在图9是不可见的。以这种方式，去除其余的层1过程完成后，就得到了器件结构10H。
图10为根据本发明利用自对齐浅沟槽隔离工艺生产半导体器件方法在注入杂质离子步骤完成后得到的器件结构10I的剖面图。。图11为图10所示的器件结构10I转动90度的剖面图，示出了沿晶体管的源极/沟槽道/漏极(晶体管区域15)的剖面图。
如图10和11所示，当形成多晶硅栅极结构72后，将杂质离子注入半导体衬底14中，以便形成与栅极结构72自对齐的源极和漏极区域76。层1、层2和层3如常规过程也转换为n+或p+多晶硅。对栅极进行蚀刻前，用将杂质离子注入与源极和漏极区域76相应的部分半导体衬底14前(期间)，交替掺杂多晶硅栅极结构72。多晶硅栅极也可自对准多晶硅化物。若干种多晶硅栅极掺杂方法，自对准多晶硅化物或自对齐方法，包括自对准多晶硅化物方法，也可应用到本方法中。图10和11示出了掺杂后的多晶硅栅极结构72A。以这种方式，注入掺杂离子过程后，就得到了器件结构10I。
本发明的每一个实施例都展示了改进的STI工艺的某些或全部优点，如忽略的窄沟槽效应、高栅极绝缘集成度，均匀的跨晶体管阈压及低场泄露电流。
在其它的实施例中，对齐图案合并到上述改进的STI工艺，而不需要额外的光致抗蚀剂和掩模步骤。图12示出了图5所示的经过处理导致平面化结构后进行额外蚀刻步骤后的器件结构的剖面图。如图12所示，在上述的CMP步骤后，用氧化腐蚀来去除氧化物层30的暴露部分。也可使用等离子蚀刻或包含HF的湿蚀刻溶液来蚀刻氧化物层30。在所示的实施例例子中，蚀刻氧化物层30的暴露部分来去除大约100毫微米氧化物形成凹口，也就是图12所示的凹口78。用这种方法，在结合图5描述的平面化过程后进行氧化物层蚀刻，就可得到器件结构10E′。
随着蚀刻氧化物层30，如图13所示，多晶硅层60沉积到器件10E′之上。图13所示的多晶硅层60相应于图6所示的层3，但与凹口(notch)78相应的部分增加了对齐标志80。完成上述过程，以便形成最后的栅极结构。对齐标志80现在适合下一步平面印刷的需要。通过这种方法，在形成图12所示的器件结构10E′过程后，就得到了具有对齐结构的器件结构10F′。
在另外实施例中，对齐标志可利用改进的STI工艺合并到单层STI结构并且没有层2。图14示出了具有边的所产生的对齐结构，所述边起到对齐标志80的作用。通过蚀刻氧化物层并接着进行CMP来形成对齐标志80。蚀刻后，沉积相应于层2的另一个多晶硅层。但在这种情况下，没有层2用于这个过程中，可使用次级过程来完成器件结构，以便形成具有栅极、源极和漏极区域的晶体管。在这种情况下，在对齐结构不同于图13所示形成的地方，就得到了器件结构10F′。
尽管示范了实施例，已描述了包括的可能变化，本发明的范围不应受到这些例子的限制，而应由下面的权利要求来限定。
如上所述，本发明的STI工艺包括：层1形成步骤，其形成覆盖半导体衬底14的第一多晶硅层16；沟槽形成步骤，其通过第一多晶硅层16深入到半导体衬底14而形成沟槽18(元件绝缘沟槽)的；氧化物层形成步骤，其用氧化物层30填塞沟槽18，以便在沟槽内氧化物层30的上表面高于第一多晶硅层16的下表面；层2形成步骤，其沉积覆盖氧化物层30的第二多晶硅层40，以便在沟槽18内第二多晶硅层40的上表面低于第一多晶硅层16的上表面；平面化步骤，其利用CMP方法平面化第二多晶硅层40、氧化物层30及第一多晶硅层16；对齐标志形成步骤，其通过选择蚀刻氧层30形成对齐标志；层3形成步骤，其沉积第三多晶硅层60到平面化器结构上；及栅极结构形成步骤，其利用光致抗蚀剂将第二多晶硅层40、第三多晶硅层60及第一多晶硅层16制成某种式样，同时进行检测，在去除第二多晶硅层40处蚀刻停止并利用选择蚀刻过程仔细地去除留下第一多晶硅层16薄层，从而形成了栅极结构。因此，第二多晶硅层40沉积到氧化物层30上，以便沟槽18内的第二多晶硅层40的下表面高于第一多晶硅层16的下表面，及沟槽18内第二多晶硅层40上表面低于第一多晶硅层16的上表面。第三多晶硅层60沉积在第二多晶硅层40之上，以便平面化过程。在形成栅极结构期间，在去除第三多晶硅层60和第二多晶硅层40其中之一完成后，探测到蚀刻停止。第一多晶硅层16的其余部分的薄层利用高选择性蚀刻过程小心去除。因此，不象常规方法，在没有过度去除栅极绝缘层12的情况下，在第一多晶硅层16的下面，就可去除暴露的第一多晶硅层16的其余部分。而且，在LOCOS过程中所引起的鸟喙变化和阱中掺杂分离，同时解决了在STI过程中引起的栅极多晶硅蚀刻的端点探测困难，因此，防止了在沟槽拐角处寄生边缘晶体管的形成，并减小了栅极耐压。
如上所述，根据本发明，第二多晶硅层沉积到氧化物层上，以便沟槽内第二多晶硅层的下表面在第一多晶硅层的下表面之上，及沟槽内第二多晶硅层的上表面在第一多晶硅层的上表面之下。第三多晶硅层沉积到第二多晶硅层上，以便进行平面化处理。在形成栅极结构期间，在去除蚀刻第三多晶硅层和第二多晶硅层完成时，探测到蚀刻停止。利用高选择性蚀刻方法仔细去除其余的第一多晶硅层薄层。因此，不象常规方法，在没有过度去除第一多晶硅层下面的栅极绝缘层，就可去除暴露第一多晶硅层的其余部分，及解决了栅极多晶硅蚀刻的端点探测困难，所述困难是在常规STI工艺中是存在的，因此，防止了在沟槽拐角处寄生边缘晶体管的产生，及栅极耐压的减小。

Claims (12)

1、一种利用自对齐浅沟槽隔离工艺生产半导体器件的方法，所述自对齐浅沟槽隔离工艺隔离形成的与栅极结构自对齐的元件，所述方法包括下列步骤：
提供覆盖衬底上的栅极绝缘层的第一多晶硅层；
形成穿过第一多晶硅层并深入衬底的沟槽；
提供覆盖衬底的氧化物层，所述衬底包括沟槽，以便沟槽内的氧化物层的上表面高于第一多晶硅层的下表面；
提供第二多晶硅层，其覆盖氧化物层，以便沟槽内第二多晶硅层的上表面低于第一多晶硅层的上表面；和
平面化第二多晶硅层、氧化物层及第一多晶硅层，同时在沟槽内第二多晶硅层的上表面处停止平面化步骤。
2、根据权利要求1所述的生产半导体器件的方法，其特征在于：通过生成薄热氧化物及接着利用CVD方法或溅射方法沉积其余的氧化物而形成氧化物层。
3、根据权利要求1所述的生产半导体器件的方法，其特征在于：栅极绝缘层是二氧化硅。
4、根据权利要求1所述的生产半导体器件的方法，其特征在于：栅极绝缘层包括氧化硅、氮氧化硅、二氧化铪、氧化锆和氧化镧中的至少一种。
5、根据权利要求1所述的生产半导体器件的方法，其特征在于：第一多晶硅层由覆盖栅极绝缘层的牺牲栅极材料替代。
6、根据权利要求1所述的生产半导体器件的方法，其特征在于，还包括以下步骤：
平面化过程完成后在衬底上提供第三多晶硅层；和
在形成栅极结构期间利用形成图案的光致抗蚀剂将有选择地蚀刻第三多晶硅层、第二多晶硅层及第一多晶硅层，同时在去除第二多晶硅层完成后检测蚀刻停止，从而留下一薄层第一多晶硅层。
7、根据权利要求1所述的生产半导体器件的方法，其特征在于：利用高选择性性蚀刻对留下的第一多晶硅层进行有选择地蚀刻。
8、根据权利要求1所述的生产半导体器件的方法，还包括：在平面化步骤完成后利用氧化物选择性蚀刻进行蚀刻氧化物层的步骤，由此在氧化物层中形成对齐标志。
9、根据权利要求1所述的生产半导体器件的方法，其特征在于，还包括步骤：
在平面化所述第二多晶层步骤后选择蚀刻氧化物层，由此在氧化物层内形成对齐标志；
10、根据权利要求9所述的生产半导体器件的方法，其特征在于：蚀刻沟槽内的氧化物，以便去除大约100纳米的氧化物。
11、根据权利要求9所述的生产半导体器件的方法，还包括在形成改进的STI结构期间沉积第二多晶硅层的步骤。
12、根据权利要求1所述的生产半导体器件的方法，其特征在于，还包括下列步骤：
在执行平面化步骤之前，在第二多晶硅层上提供牺牲氧化物层，其中平面化步骤包括平面化所述牺牲氧化物层；
利用氧化物选择蚀刻有选择地蚀刻氧化物层，因此在氧化物层内形成对齐标志；
提供覆盖衬底的第三多晶硅层；
在第三多晶硅层上提供光致抗蚀剂并使光致抗蚀刻剂带有图案，以便限定栅极结构；和
利用光致抗蚀刻剂有选择地蚀刻第三多晶硅层、第二多晶硅层及第一多晶硅层，同时在去除第二多晶硅层完成后探测蚀刻停止，以便利用高选择性蚀刻有选择地蚀刻其余的第一多晶硅层，由此形成栅极结构。
CNB031216234A 2002-03-29 2003-03-18 生产半导体器件的方法 Expired - Fee Related CN1278407C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/112,014 US6627510B1 (en) 2002-03-29 2002-03-29 Method of making self-aligned shallow trench isolation
US10/112,014 2002-03-29

Publications (2)

Publication Number Publication Date
CN1457090A CN1457090A (zh) 2003-11-19
CN1278407C true CN1278407C (zh) 2006-10-04

Family

ID=28453218

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031216234A Expired - Fee Related CN1278407C (zh) 2002-03-29 2003-03-18 生产半导体器件的方法

Country Status (6)

Country Link
US (1) US6627510B1 (zh)
EP (1) EP1353369B1 (zh)
KR (1) KR100515181B1 (zh)
CN (1) CN1278407C (zh)
DE (1) DE60317963T2 (zh)
TW (1) TWI235450B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE10301291B3 (de) * 2003-01-15 2004-08-26 Infineon Technologies Ag Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat
US6716691B1 (en) * 2003-06-25 2004-04-06 Sharp Laboratories Of America, Inc. Self-aligned shallow trench isolation process having improved polysilicon gate thickness control
KR100514173B1 (ko) * 2004-01-15 2005-09-09 삼성전자주식회사 반도체 장치의 게이트 형성 방법.
US7012021B2 (en) * 2004-01-29 2006-03-14 Taiwan Semiconductor Mfg Method for end point detection polysilicon chemical mechanical polishing in an anti-fuse memory device
US8039339B2 (en) * 2007-04-23 2011-10-18 Freescale Semiconductor, Inc. Separate layer formation in a semiconductor device
CN102468212B (zh) * 2010-11-15 2014-03-12 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法
CN102339746B (zh) * 2011-09-28 2016-04-06 上海华虹宏力半导体制造有限公司 形成平坦介质层的方法
US9330959B2 (en) * 2014-04-13 2016-05-03 Texas Instruments Incorporated Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238859A (en) * 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0370180A (ja) * 1989-08-09 1991-03-26 Fujitsu Ltd 半導体装置の製造方法
US5202277A (en) * 1989-12-08 1993-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device
JP3174786B2 (ja) * 1991-05-31 2001-06-11 富士通株式会社 半導体装置の製造方法
JP3057882B2 (ja) * 1992-03-09 2000-07-04 日本電気株式会社 半導体装置の製造方法
JP3202460B2 (ja) * 1993-12-21 2001-08-27 株式会社東芝 半導体装置およびその製造方法
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
JP2790084B2 (ja) * 1995-08-16 1998-08-27 日本電気株式会社 半導体装置の製造方法
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
US5665202A (en) * 1995-11-24 1997-09-09 Motorola, Inc. Multi-step planarization process using polishing at two different pad pressures
US6091129A (en) * 1996-06-19 2000-07-18 Cypress Semiconductor Corporation Self-aligned trench isolated structure
JPH10125637A (ja) * 1996-10-15 1998-05-15 Toshiba Corp 半導体装置の製造方法
US6103592A (en) * 1997-05-01 2000-08-15 International Business Machines Corp. Manufacturing self-aligned polysilicon fet devices isolated with maskless shallow trench isolation and gate conductor fill technology with active devices and dummy doped regions formed in mesas
JP3519579B2 (ja) * 1997-09-09 2004-04-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
WO1999046081A1 (en) * 1998-03-11 1999-09-16 Strasbaugh Multi-step chemical mechanical polishing process and device
US6326309B2 (en) * 1998-06-30 2001-12-04 Fujitsu Limited Semiconductor device manufacturing method
US6146975A (en) * 1998-07-10 2000-11-14 Lucent Technologies Inc. Shallow trench isolation
KR20010004309A (ko) * 1999-06-28 2001-01-15 김영환 웨이퍼 정렬키 형성방법
KR100318270B1 (ko) * 1999-12-16 2001-12-24 박종섭 반도체 소자의 오버레이 버어니어 형성방법
US6417072B2 (en) * 2000-02-10 2002-07-09 International Business Machines Corporation Method of forming STI oxide regions and alignment marks in a semiconductor structure with one masking step
JP3503888B2 (ja) * 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
US6713884B2 (en) * 2001-12-20 2004-03-30 Infineon Technologies Ag Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors

Also Published As

Publication number Publication date
US6627510B1 (en) 2003-09-30
EP1353369A3 (en) 2004-05-06
EP1353369B1 (en) 2007-12-12
TW200304686A (en) 2003-10-01
US20030186503A1 (en) 2003-10-02
KR100515181B1 (ko) 2005-09-16
CN1457090A (zh) 2003-11-19
DE60317963D1 (de) 2008-01-24
DE60317963T2 (de) 2008-11-27
EP1353369A2 (en) 2003-10-15
KR20030078637A (ko) 2003-10-08
TWI235450B (en) 2005-07-01

Similar Documents

Publication Publication Date Title
CN1177357C (zh) 具有最小覆盖电容的金属氧化物半导体场效应晶体管
CN1237616C (zh) 具有浮置栅的半导体存储器及其制造方法
CN1253926C (zh) 多重栅极介电层的结构及其制造方法
CN1275311C (zh) 浅沟渠隔离结构的填充方法
US8101497B2 (en) Self-aligned trench formation
CN1725507A (zh) 半导体装置及其制造方法
CN1534758A (zh) 半导体器件的制造方法
CN1877839A (zh) 半导体器件及其制造方法
CN1514485A (zh) 非挥发性内存及其制造方法
CN1638088A (zh) 半导体器件的制造方法
CN1925161A (zh) 半导体产品及其制作方法
CN1278407C (zh) 生产半导体器件的方法
CN1697154A (zh) 具有沟道隔离的半导体器件的制造方法
CN1310304C (zh) 半导体器件及其制造方法
KR100587186B1 (ko) 저전력 플래시 메모리 셀 및 방법
CN1315173C (zh) 具有沟槽形式的装置隔离层的半导体装置的制造方法
CN1941386A (zh) 半导体器件
CN1440049A (zh) 半导体装置的制造方法
CN1161837C (zh) 半导体器件及其制造方法
CN1519910A (zh) 半导体装置的制造方法
US6815353B2 (en) Multi-layer film stack polish stop
CN1702851A (zh) 制造微电子电路元件的方法与集成电路元件
US7223698B1 (en) Method of forming a semiconductor arrangement with reduced field-to active step height
CN1622309A (zh) 隔离半导体元件的方法
CN1180467C (zh) 一种后浅槽隔离工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20150318

EXPY Termination of patent right or utility model