JPH03191521A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03191521A
JPH03191521A JP33203389A JP33203389A JPH03191521A JP H03191521 A JPH03191521 A JP H03191521A JP 33203389 A JP33203389 A JP 33203389A JP 33203389 A JP33203389 A JP 33203389A JP H03191521 A JPH03191521 A JP H03191521A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
polysilicon
nitride film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33203389A
Other languages
English (en)
Inventor
Yumi Abe
阿部 由美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33203389A priority Critical patent/JPH03191521A/ja
Publication of JPH03191521A publication Critical patent/JPH03191521A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は埋込コンタクトホールを有する半導体装置の製
造方法に関する。
〔従来の技術〕
半導体集積回路の高速化、高集積化に伴ない、パターン
の微細化によりコンタクトホールの径に対する深さの割
合が大きくなり、タングステンの選択堆積法を用いた埋
込コンタクトホール構造が注目を集めている。
その構造を第3図(a>、(b)に示す。
はじめに第3図(a>に示すように、半導体基板1の表
面にゲート酸化膜2を介してポリシリコン電極3が形成
され、層間絶縁膜4が形成されている。
つぎに第3図(b)に示すように、選択タンクステンC
VD技術により、コンタクトホール内のみにタングステ
ン8を埋め込んだのち、スパッタ法によりアルミニウム
配線9を形成する。
〔発明が解決しようとする課題〕
従来技術によれば、第3図(b)に示すように1番浅い
コンタク1〜ホールまでタングステン8を埋め込むと、
アルミニウム配線9を平坦化することができず、ステッ
プカバレッジが悪くなって信頼性が低下する。
また第3図(c)に示すように1番深いコンタクトホー
ルまでタングステンを埋め込むと、タングステンが浅い
コンタクI・ホールではタングステンがあふれてしまう
さらに従来技術においては、コンタクトホールの底面の
みからタングステンが成長するため、眉間絶縁膜の側面
にはタングステンが成長しないので、密着性が悪くて埋
込タングステンが剥れ易いという問題があった。
〔課題を解決するための手段〕
本発明の埋込コンタクトを有する半導体装置の製造方法
は、コンタクトホールが形成された半導体基板の表面に
CVD法で第1の絶縁膜を形成する工程と、CVD法で
ポリシリコン膜を形成する工程と、前記ポリシリコン膜
をエッチバックしてコンタクトホールに側壁を残す工程
と、CVD法で窒化シリコン膜を形成し、エッチバック
することにより、前記ポリシリコンの側壁の内側に窒化
シリコン膜の側壁を残す工程と、前記ポリシリコン膜の
側壁の上端部のみを酸化する工程と、コンタクトホール
底面とコンタクトホール側壁の窒化シリコン膜と眉間絶
縁膜表面の第1の絶縁膜を除去する工程と、前記ポリシ
リコン膜の側壁およびコンタクトホール底面のシリコン
基板表面とから同時に選択タングステン気相成長を行な
い、コンタクトホールを埋め込む工程とから構成されて
いる。
〔実施例〕
本発明の第1の実施例について、第1図(a)〜(d)
を参照して説明する。
はじめに第1図(a)に示すように、半導体基板1の表
面にゲート酸化膜2を介してポリシリコン電i3が形成
され、眉間絶縁膜4に深さの異なるコンタクI・ホール
が開口されているところへ厚さ1000〜1500人の
第1の窒化シリコン膜5と厚さ]、 OO0〜2000
人のポリシリコン膜6とが形成される。
つぎに第1図(b)に示すように、窒化シリコン膜5を
スl−ツバ−として、ポリシリコン膜6をRI E法に
よりエッチバックして、コンタクトホールの内側にポリ
シリコンの側壁6aを残したのち、厚さ500人の第2
の窒化シリコン膜7を形成する。
つぎに第1図(c)に示すように、第2の窒化シリコン
WA7をエッチバックし、第2の窒化シリコン膜の側壁
7aを残す。
このときコンタクトホール底面および眉間絶縁膜の表面
には第1の窒化シリコン膜5が露出しているので工・ソ
チバックのストッパーにはならないが、第2の窒化シリ
コン膜500人に対して第1の窒化シリコン膜は100
0〜2000人であり、100%オーバーエツチングし
てもコンタクトホール底面および眉間絶縁膜表面には最
低500人の第1の窒化シリコン膜が残る。
つぎに露出したポリシリコンの側壁6aの上部を酸化し
て酸化膜6bを形成してから、ウェブ1−エツチングで
第2の窒化シリコン膜の側壁7aを除去する。
最後に第1図(d)に示すように、選択的にタングステ
ン8を成長してコンタクトホールを埋め込み、アルミニ
ウム配線9を形成して素子部が完成する。
つぎに本発明の第2の実施例について第2図(a)〜(
d)を参照して説明する。
はじめに第2図(a)に示すように、深さの異なるコン
タクトホールの形成されている半導体基板1の表面に厚
さ200人の第1のポリシリコン膜10を形成してから
、イオン注入または熱拡散によりN型不純物であるりん
をドーピングする。
つぎに第1のポリシリコン膜10の表面を熱酸化して、
厚さ200人の酸化膜11を形成する。
つぎに厚さ1000〜2000人の第2のポリシリコン
膜12を成長させる。
つぎに第2図(b)に示すように、酸化膜11をス1〜
ツバ−として、RIE法により第2のポリシリコン膜1
2をエッチバックし、コンタクトホール内に第2のポリ
シリコン膜の側壁12aを形成する。
つぎに全面に窒化シリコン膜を成長してからエッチバッ
クして、窒化シリコン膜の側壁13を残す。
つぎに第2図(c)に示すように、露出した第2のポリ
シリコン膜の側壁12 aの上部500人を酸化して酸
化膜12bを形成してから、コンタクトホール底面およ
び眉間絶縁膜表面の酸化膜11をウェットエツチングで
除去する。
最後に第2図(d)に示すように、選択的にタングステ
ン8を成長してコンタクトホールを埋め込み、アルミニ
ウム配線9を形成して素子部が完成する。
〔発明の効果〕
本発明においてコンタクトポール内に、上部にストッパ
ーとなる酸化膜を有するポリシリコンの側壁を形成して
から、タングステンの選択成長を行なうことにより深さ
の異なるコンタクトホールを同時に埋め込むことが可能
になって、アルミニウム配線のステップカバレッジを大
幅に改善することができた。
さらにポリシリコン側壁からもタングステンを成長する
ことができるため密着性が良く、剥れのない信頼性の高
い配線の形成が可能になった。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の第1の実施例を示す断
面図、第2図(a)〜(d)は本発明の第2の実施例を
示す断面図、第3図(a)〜(C)は従来技術による選
択埋込タングステン構造を説明する断面図。 1・・・半導体基板、2・・・ゲート酸化膜、3・・・
ポリシリコン電極、4・・・層間絶縁膜、5・・・第1
の窒化シリコン膜、6・・・ポリシリコン膜、6a・・
・ポリシリコンの側壁、6b・・・酸化膜、7・・・第
2の窒化シリコン膜、7a・・・第2の窒化シリコン膜
の側壁、8・・・タングステン、9・・・アルミニウム
配線、10・・・第1のポリシリコン膜、12・・・第
2のポリシリコン膜、12a・・・第2のポリシリコン
膜の側壁、12b・・・酸化膜、13・・・窒化シリコ
ン膜の側壁。

Claims (1)

    【特許請求の範囲】
  1. 埋込コンタクトを有する半導体装置の製造方法において
    、コンタクトホールが形成された半導体基板の表面にC
    VD法で第1の絶縁膜を形成する工程と、CVD法でポ
    リシリコン膜を形成する工程と、前記ポリシリコン膜を
    エッチバックしてコンタクトホールに側壁を残す工程と
    、CVD法で窒化シリコン膜を形成し、エッチバックす
    ることにより、前記ポリシリコンの側壁の内側に窒化シ
    リコン膜の側壁を残す工程と、前記ポリシリコン膜の側
    壁の上端部のみを酸化する工程と、コンタクトホール底
    面とコンタクトホール側壁の窒化シリコン膜と層間絶縁
    膜表面の第1の絶縁膜を除去する工程と、前記ポリシリ
    コン膜の側壁およびコンタクトホール底面のシリコン基
    板表面とから同時に選択タングステン気相成長を行ない
    、コンタクトホールを埋め込む工程を含むことを特徴と
    する半導体装置の製造方法。
JP33203389A 1989-12-20 1989-12-20 半導体装置の製造方法 Pending JPH03191521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33203389A JPH03191521A (ja) 1989-12-20 1989-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33203389A JPH03191521A (ja) 1989-12-20 1989-12-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03191521A true JPH03191521A (ja) 1991-08-21

Family

ID=18250387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33203389A Pending JPH03191521A (ja) 1989-12-20 1989-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03191521A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425075A (ja) * 1990-05-16 1992-01-28 Takehide Shirato 半導体装置の製造方法
KR100275714B1 (ko) * 1992-12-10 2001-01-15 윤종용 반도체장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425075A (ja) * 1990-05-16 1992-01-28 Takehide Shirato 半導体装置の製造方法
KR100275714B1 (ko) * 1992-12-10 2001-01-15 윤종용 반도체장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5108946A (en) Method of forming planar isolation regions
JPH08340114A (ja) 最小数のマスクによるトレンチmosゲート型装置
KR100273615B1 (ko) 반도체장치및그제조방법
JPS6325947A (ja) 半導体装置の製造方法
JPH10233445A (ja) 半導体装置およびその製造方法
JPH0697400A (ja) Soiウェーハ及びその製造方法
JPH03191521A (ja) 半導体装置の製造方法
JPS59232437A (ja) 半導体装置の製造方法
JPH043455A (ja) Soiトランジスタ積層半導体装置とその製造方法
TW415017B (en) Method of improving trench isolation
JP2672596B2 (ja) 半導体装置の製造方法
KR100336770B1 (ko) 커패시터 형성방법
JPH0438875A (ja) 半導体装置およびその製造方法
JPH01258439A (ja) 半導体装置およびその製造方法
JP2692918B2 (ja) 半導体装置の製造方法
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
JPH02267963A (ja) 半導体記憶装置の製造方法
EP0398730A1 (en) Method of forming planar isolation regions
JPS61229339A (ja) 半導体装置
JPH01214064A (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
JPH0516181B2 (ja)
JPS59149030A (ja) 半導体装置の製造法
JP3163678B2 (ja) 半導体装置の製造方法
JPH10209263A (ja) 半導体装置及びその製造方法
JPH06232248A (ja) 半導体装置の製造方法