JPH03191521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03191521A JPH03191521A JP33203389A JP33203389A JPH03191521A JP H03191521 A JPH03191521 A JP H03191521A JP 33203389 A JP33203389 A JP 33203389A JP 33203389 A JP33203389 A JP 33203389A JP H03191521 A JPH03191521 A JP H03191521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- polysilicon
- nitride film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 17
- 239000010937 tungsten Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- 238000001039 wet etching Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 210000004709 eyebrow Anatomy 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は埋込コンタクトホールを有する半導体装置の製
造方法に関する。
造方法に関する。
半導体集積回路の高速化、高集積化に伴ない、パターン
の微細化によりコンタクトホールの径に対する深さの割
合が大きくなり、タングステンの選択堆積法を用いた埋
込コンタクトホール構造が注目を集めている。
の微細化によりコンタクトホールの径に対する深さの割
合が大きくなり、タングステンの選択堆積法を用いた埋
込コンタクトホール構造が注目を集めている。
その構造を第３図（ａ＞、（ｂ）に示す。
はじめに第３図（ａ＞に示すように、半導体基板１の表
面にゲート酸化膜２を介してポリシリコン電極３が形成
され、層間絶縁膜４が形成されている。
面にゲート酸化膜２を介してポリシリコン電極３が形成
され、層間絶縁膜４が形成されている。
つぎに第３図（ｂ）に示すように、選択タンクステンＣ
ＶＤ技術により、コンタクトホール内のみにタングステ
ン８を埋め込んだのち、スパッタ法によりアルミニウム
配線９を形成する。
ＶＤ技術により、コンタクトホール内のみにタングステ
ン８を埋め込んだのち、スパッタ法によりアルミニウム
配線９を形成する。
従来技術によれば、第３図（ｂ）に示すように１番浅い
コンタク１〜ホールまでタングステン８を埋め込むと、
アルミニウム配線９を平坦化することができず、ステッ
プカバレッジが悪くなって信頼性が低下する。
コンタク１〜ホールまでタングステン８を埋め込むと、
アルミニウム配線９を平坦化することができず、ステッ
プカバレッジが悪くなって信頼性が低下する。
また第３図（ｃ）に示すように１番深いコンタクトホー
ルまでタングステンを埋め込むと、タングステンが浅い
コンタクＩ・ホールではタングステンがあふれてしまう
。
ルまでタングステンを埋め込むと、タングステンが浅い
コンタクＩ・ホールではタングステンがあふれてしまう
。
さらに従来技術においては、コンタクトホールの底面の
みからタングステンが成長するため、眉間絶縁膜の側面
にはタングステンが成長しないので、密着性が悪くて埋
込タングステンが剥れ易いという問題があった。
みからタングステンが成長するため、眉間絶縁膜の側面
にはタングステンが成長しないので、密着性が悪くて埋
込タングステンが剥れ易いという問題があった。
本発明の埋込コンタクトを有する半導体装置の製造方法
は、コンタクトホールが形成された半導体基板の表面に
ＣＶＤ法で第１の絶縁膜を形成する工程と、ＣＶＤ法で
ポリシリコン膜を形成する工程と、前記ポリシリコン膜
をエッチバックしてコンタクトホールに側壁を残す工程
と、ＣＶＤ法で窒化シリコン膜を形成し、エッチバック
することにより、前記ポリシリコンの側壁の内側に窒化
シリコン膜の側壁を残す工程と、前記ポリシリコン膜の
側壁の上端部のみを酸化する工程と、コンタクトホール
底面とコンタクトホール側壁の窒化シリコン膜と眉間絶
縁膜表面の第１の絶縁膜を除去する工程と、前記ポリシ
リコン膜の側壁およびコンタクトホール底面のシリコン
基板表面とから同時に選択タングステン気相成長を行な
い、コンタクトホールを埋め込む工程とから構成されて
いる。
は、コンタクトホールが形成された半導体基板の表面に
ＣＶＤ法で第１の絶縁膜を形成する工程と、ＣＶＤ法で
ポリシリコン膜を形成する工程と、前記ポリシリコン膜
をエッチバックしてコンタクトホールに側壁を残す工程
と、ＣＶＤ法で窒化シリコン膜を形成し、エッチバック
することにより、前記ポリシリコンの側壁の内側に窒化
シリコン膜の側壁を残す工程と、前記ポリシリコン膜の
側壁の上端部のみを酸化する工程と、コンタクトホール
底面とコンタクトホール側壁の窒化シリコン膜と眉間絶
縁膜表面の第１の絶縁膜を除去する工程と、前記ポリシ
リコン膜の側壁およびコンタクトホール底面のシリコン
基板表面とから同時に選択タングステン気相成長を行な
い、コンタクトホールを埋め込む工程とから構成されて
いる。
本発明の第１の実施例について、第１図（ａ）〜（ｄ）
を参照して説明する。
を参照して説明する。
はじめに第１図（ａ）に示すように、半導体基板１の表
面にゲート酸化膜２を介してポリシリコン電ｉ３が形成
され、眉間絶縁膜４に深さの異なるコンタクＩ・ホール
が開口されているところへ厚さ１０００〜１５００人の
第１の窒化シリコン膜５と厚さ］、 ＯＯ０〜２０００
人のポリシリコン膜６とが形成される。
面にゲート酸化膜２を介してポリシリコン電ｉ３が形成
され、眉間絶縁膜４に深さの異なるコンタクＩ・ホール
が開口されているところへ厚さ１０００〜１５００人の
第１の窒化シリコン膜５と厚さ］、 ＯＯ０〜２０００
人のポリシリコン膜６とが形成される。
つぎに第１図（ｂ）に示すように、窒化シリコン膜５を
スｌ−ツバ−として、ポリシリコン膜６をＲＩ Ｅ法に
よりエッチバックして、コンタクトホールの内側にポリ
シリコンの側壁６ａを残したのち、厚さ５００人の第２
の窒化シリコン膜７を形成する。
スｌ−ツバ−として、ポリシリコン膜６をＲＩ Ｅ法に
よりエッチバックして、コンタクトホールの内側にポリ
シリコンの側壁６ａを残したのち、厚さ５００人の第２
の窒化シリコン膜７を形成する。
つぎに第１図（ｃ）に示すように、第２の窒化シリコン
ＷＡ７をエッチバックし、第２の窒化シリコン膜の側壁
７ａを残す。
ＷＡ７をエッチバックし、第２の窒化シリコン膜の側壁
７ａを残す。
このときコンタクトホール底面および眉間絶縁膜の表面
には第１の窒化シリコン膜５が露出しているので工・ソ
チバックのストッパーにはならないが、第２の窒化シリ
コン膜５００人に対して第１の窒化シリコン膜は１００
０〜２０００人であり、１００％オーバーエツチングし
てもコンタクトホール底面および眉間絶縁膜表面には最
低５００人の第１の窒化シリコン膜が残る。
には第１の窒化シリコン膜５が露出しているので工・ソ
チバックのストッパーにはならないが、第２の窒化シリ
コン膜５００人に対して第１の窒化シリコン膜は１００
０〜２０００人であり、１００％オーバーエツチングし
てもコンタクトホール底面および眉間絶縁膜表面には最
低５００人の第１の窒化シリコン膜が残る。
つぎに露出したポリシリコンの側壁６ａの上部を酸化し
て酸化膜６ｂを形成してから、ウェブ１−エツチングで
第２の窒化シリコン膜の側壁７ａを除去する。
て酸化膜６ｂを形成してから、ウェブ１−エツチングで
第２の窒化シリコン膜の側壁７ａを除去する。
最後に第１図（ｄ）に示すように、選択的にタングステ
ン８を成長してコンタクトホールを埋め込み、アルミニ
ウム配線９を形成して素子部が完成する。
ン８を成長してコンタクトホールを埋め込み、アルミニ
ウム配線９を形成して素子部が完成する。
つぎに本発明の第２の実施例について第２図（ａ）〜（
ｄ）を参照して説明する。
ｄ）を参照して説明する。
はじめに第２図（ａ）に示すように、深さの異なるコン
タクトホールの形成されている半導体基板１の表面に厚
さ２００人の第１のポリシリコン膜１０を形成してから
、イオン注入または熱拡散によりＮ型不純物であるりん
をドーピングする。
タクトホールの形成されている半導体基板１の表面に厚
さ２００人の第１のポリシリコン膜１０を形成してから
、イオン注入または熱拡散によりＮ型不純物であるりん
をドーピングする。
つぎに第１のポリシリコン膜１０の表面を熱酸化して、
厚さ２００人の酸化膜１１を形成する。
厚さ２００人の酸化膜１１を形成する。
つぎに厚さ１０００〜２０００人の第２のポリシリコン
膜１２を成長させる。
膜１２を成長させる。
つぎに第２図（ｂ）に示すように、酸化膜１１をス１〜
ツバ−として、ＲＩＥ法により第２のポリシリコン膜１
２をエッチバックし、コンタクトホール内に第２のポリ
シリコン膜の側壁１２ａを形成する。
ツバ−として、ＲＩＥ法により第２のポリシリコン膜１
２をエッチバックし、コンタクトホール内に第２のポリ
シリコン膜の側壁１２ａを形成する。
つぎに全面に窒化シリコン膜を成長してからエッチバッ
クして、窒化シリコン膜の側壁１３を残す。
クして、窒化シリコン膜の側壁１３を残す。
つぎに第２図（ｃ）に示すように、露出した第２のポリ
シリコン膜の側壁１２ ａの上部５００人を酸化して酸
化膜１２ｂを形成してから、コンタクトホール底面およ
び眉間絶縁膜表面の酸化膜１１をウェットエツチングで
除去する。
シリコン膜の側壁１２ ａの上部５００人を酸化して酸
化膜１２ｂを形成してから、コンタクトホール底面およ
び眉間絶縁膜表面の酸化膜１１をウェットエツチングで
除去する。
最後に第２図（ｄ）に示すように、選択的にタングステ
ン８を成長してコンタクトホールを埋め込み、アルミニ
ウム配線９を形成して素子部が完成する。
ン８を成長してコンタクトホールを埋め込み、アルミニ
ウム配線９を形成して素子部が完成する。
本発明においてコンタクトポール内に、上部にストッパ
ーとなる酸化膜を有するポリシリコンの側壁を形成して
から、タングステンの選択成長を行なうことにより深さ
の異なるコンタクトホールを同時に埋め込むことが可能
になって、アルミニウム配線のステップカバレッジを大
幅に改善することができた。
ーとなる酸化膜を有するポリシリコンの側壁を形成して
から、タングステンの選択成長を行なうことにより深さ
の異なるコンタクトホールを同時に埋め込むことが可能
になって、アルミニウム配線のステップカバレッジを大
幅に改善することができた。
さらにポリシリコン側壁からもタングステンを成長する
ことができるため密着性が良く、剥れのない信頼性の高
い配線の形成が可能になった。
ことができるため密着性が良く、剥れのない信頼性の高
い配線の形成が可能になった。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を示す断
面図、第２図（ａ）〜（ｄ）は本発明の第２の実施例を
示す断面図、第３図（ａ）〜（Ｃ）は従来技術による選
択埋込タングステン構造を説明する断面図。 １・・・半導体基板、２・・・ゲート酸化膜、３・・・
ポリシリコン電極、４・・・層間絶縁膜、５・・・第１
の窒化シリコン膜、６・・・ポリシリコン膜、６ａ・・
・ポリシリコンの側壁、６ｂ・・・酸化膜、７・・・第
２の窒化シリコン膜、７ａ・・・第２の窒化シリコン膜
の側壁、８・・・タングステン、９・・・アルミニウム
配線、１０・・・第１のポリシリコン膜、１２・・・第
２のポリシリコン膜、１２ａ・・・第２のポリシリコン
膜の側壁、１２ｂ・・・酸化膜、１３・・・窒化シリコ
ン膜の側壁。
面図、第２図（ａ）〜（ｄ）は本発明の第２の実施例を
示す断面図、第３図（ａ）〜（Ｃ）は従来技術による選
択埋込タングステン構造を説明する断面図。 １・・・半導体基板、２・・・ゲート酸化膜、３・・・
ポリシリコン電極、４・・・層間絶縁膜、５・・・第１
の窒化シリコン膜、６・・・ポリシリコン膜、６ａ・・
・ポリシリコンの側壁、６ｂ・・・酸化膜、７・・・第
２の窒化シリコン膜、７ａ・・・第２の窒化シリコン膜
の側壁、８・・・タングステン、９・・・アルミニウム
配線、１０・・・第１のポリシリコン膜、１２・・・第
２のポリシリコン膜、１２ａ・・・第２のポリシリコン
膜の側壁、１２ｂ・・・酸化膜、１３・・・窒化シリコ
ン膜の側壁。
Claims (1)
- 埋込コンタクトを有する半導体装置の製造方法において
、コンタクトホールが形成された半導体基板の表面にＣ
ＶＤ法で第１の絶縁膜を形成する工程と、ＣＶＤ法でポ
リシリコン膜を形成する工程と、前記ポリシリコン膜を
エッチバックしてコンタクトホールに側壁を残す工程と
、ＣＶＤ法で窒化シリコン膜を形成し、エッチバックす
ることにより、前記ポリシリコンの側壁の内側に窒化シ
リコン膜の側壁を残す工程と、前記ポリシリコン膜の側
壁の上端部のみを酸化する工程と、コンタクトホール底
面とコンタクトホール側壁の窒化シリコン膜と層間絶縁
膜表面の第１の絶縁膜を除去する工程と、前記ポリシリ
コン膜の側壁およびコンタクトホール底面のシリコン基
板表面とから同時に選択タングステン気相成長を行ない
、コンタクトホールを埋め込む工程を含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33203389A JPH03191521A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33203389A JPH03191521A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191521A true JPH03191521A (ja) | 1991-08-21 |
Family
ID=18250387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33203389A Pending JPH03191521A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425075A (ja) * | 1990-05-16 | 1992-01-28 | Takehide Shirato | 半導体装置の製造方法 |
| KR100275714B1 (ko) * | 1992-12-10 | 2001-01-15 | 윤종용 | 반도체장치 및 그 제조방법 |
-
1989
- 1989-12-20 JP JP33203389A patent/JPH03191521A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425075A (ja) * | 1990-05-16 | 1992-01-28 | Takehide Shirato | 半導体装置の製造方法 |
| KR100275714B1 (ko) * | 1992-12-10 | 2001-01-15 | 윤종용 | 반도체장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108946A (en) | Method of forming planar isolation regions | |
| JPH08340114A (ja) | 最小数のマスクによるトレンチｍｏｓゲート型装置 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| JPS6325947A (ja) | 半導体装置の製造方法 | |
| JPH10233445A (ja) | 半導体装置およびその製造方法 | |
| JPH0697400A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JPH03191521A (ja) | 半導体装置の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| TW415017B (en) | Method of improving trench isolation | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| KR100336770B1 (ko) | 커패시터 형성방법 | |
| JPH0438875A (ja) | 半導体装置およびその製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| KR100607762B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| EP0398730A1 (en) | Method of forming planar isolation regions | |
| JPS61229339A (ja) | 半導体装置 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH0516181B2 (ja) | ||
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JP3163678B2 (ja) | 半導体装置の製造方法 | |
| JPH10209263A (ja) | 半導体装置及びその製造方法 | |
| JPH06232248A (ja) | 半導体装置の製造方法 |