JP3163678B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3163678B2 JP3163678B2 JP24865891A JP24865891A JP3163678B2 JP 3163678 B2 JP3163678 B2 JP 3163678B2 JP 24865891 A JP24865891 A JP 24865891A JP 24865891 A JP24865891 A JP 24865891A JP 3163678 B2 JP3163678 B2 JP 3163678B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- aluminum film
- ion implantation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にイオン注入用マスクの形成方法に関する。
関し、特にイオン注入用マスクの形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、イオン
注入用マスクとしてフォトレジスト膜を使用する場合も
あるが、フォトレジスト膜はイオン注入によるチャージ
アップを生じ、ゲート酸化膜の耐圧劣化を招くという欠
点があった。そのため、アルミニウム膜をイオン注入用
マスクとして使用する方法が採用されるようなった。
注入用マスクとしてフォトレジスト膜を使用する場合も
あるが、フォトレジスト膜はイオン注入によるチャージ
アップを生じ、ゲート酸化膜の耐圧劣化を招くという欠
点があった。そのため、アルミニウム膜をイオン注入用
マスクとして使用する方法が採用されるようなった。
【０００３】図２（ａ）〜（ｄ）は従来の半導体装置の
製造方法を説明するための工程順に示した半導体チップ
の斜視図及び部分拡大断面図である。
製造方法を説明するための工程順に示した半導体チップ
の斜視図及び部分拡大断面図である。
【０００４】まず、図２（ａ）に示すように、表面にゲ
ート酸化膜（図示せず）を設けた半導体基板１の上に多
結晶シリコン膜を堆積した後パターニングしてゲート電
極２を形成する。
ート酸化膜（図示せず）を設けた半導体基板１の上に多
結晶シリコン膜を堆積した後パターニングしてゲート電
極２を形成する。
【０００５】次に、図２（ｂ）に示すように、ゲート電
極２を含む表面にアルミニウム膜３をスパッタ法により
堆積し、アルミニム膜３の上にフォトレジスト膜５を塗
布してパターニングする。
極２を含む表面にアルミニウム膜３をスパッタ法により
堆積し、アルミニム膜３の上にフォトレジスト膜５を塗
布してパターニングする。
【０００６】ここで、アルミニウム膜３はゲート電極２
の段差部でステップカバレージが悪く図２（ｃ）に示よ
うに、アルミニウム膜３の段差部下部にボイド６を生ず
ることがある。
の段差部でステップカバレージが悪く図２（ｃ）に示よ
うに、アルミニウム膜３の段差部下部にボイド６を生ず
ることがある。
【０００７】次に、図２（ｄ）に示すように、フォトレ
ジスト膜５をマスクとしてアルミニウム膜３をリン酸等
の混酸溶液でウェットエッチングし、アルミニウム膜３
及びゲート電極２をマスクとして不純物をシリコン基板
１にイオン注入しソース・ドレイン領域を形成してＭＯ
Ｓトランジスタを構成する。
ジスト膜５をマスクとしてアルミニウム膜３をリン酸等
の混酸溶液でウェットエッチングし、アルミニウム膜３
及びゲート電極２をマスクとして不純物をシリコン基板
１にイオン注入しソース・ドレイン領域を形成してＭＯ
Ｓトランジスタを構成する。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、図２（ｄ）に示すように段差部分で
アルミニム膜３に空隙４を発生する場合があった。この
空隙４の発生によりアルミニウム膜がイオン注入を充分
マスクできず、部分的にイオンが透過して不要部分に不
純物が導入され半導体装置のリーク不良の原因となる問
題点があった。
装置の製造方法は、図２（ｄ）に示すように段差部分で
アルミニム膜３に空隙４を発生する場合があった。この
空隙４の発生によりアルミニウム膜がイオン注入を充分
マスクできず、部分的にイオンが透過して不要部分に不
純物が導入され半導体装置のリーク不良の原因となる問
題点があった。
【０００９】これは、アルミニウム膜３の段差部分で側
面のアルミニウム膜と底部のアルミニウム膜とが接触し
た場合に生ずるボイド６内にフォトレジスト膜５が侵入
できないため被覆されず、このボイド６内にエッチング
液が浸入してアルミニウム膜３を浸食し空隙４を生ずる
ためである。
面のアルミニウム膜と底部のアルミニウム膜とが接触し
た場合に生ずるボイド６内にフォトレジスト膜５が侵入
できないため被覆されず、このボイド６内にエッチング
液が浸入してアルミニウム膜３を浸食し空隙４を生ずる
ためである。
【００１０】この対策として、アルミニウム膜を薄くし
てエッチング時間を短縮し、空隙４の進行を防ぐ方法が
ある。しかし、この方法ではゲート電極の段差部分でア
ルミニウム膜の厚さが極端に薄くなるため、イオン注入
のマスクとしては適さなくなる欠点がある。
てエッチング時間を短縮し、空隙４の進行を防ぐ方法が
ある。しかし、この方法ではゲート電極の段差部分でア
ルミニウム膜の厚さが極端に薄くなるため、イオン注入
のマスクとしては適さなくなる欠点がある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けたゲート電極を含む表面
にイオン注入マスク用のアルミニウム膜を堆積する工程
と、前記アルミニウム膜の表面を薄く酸化して酸化アル
ミニウム膜を形成し且つ前記アルミニウム膜の段差部に
生じたボイド内に前記酸化アルミニウム膜を充填して前
記ボイドを消失させる工程と、前記酸化アルミニウム膜
及びアルミニム膜を選択的にエッチングしてイオン注入
用マスクを形成する工程とを含んで構成される。
造方法は、半導体基板上に設けたゲート電極を含む表面
にイオン注入マスク用のアルミニウム膜を堆積する工程
と、前記アルミニウム膜の表面を薄く酸化して酸化アル
ミニウム膜を形成し且つ前記アルミニウム膜の段差部に
生じたボイド内に前記酸化アルミニウム膜を充填して前
記ボイドを消失させる工程と、前記酸化アルミニウム膜
及びアルミニム膜を選択的にエッチングしてイオン注入
用マスクを形成する工程とを含んで構成される。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１（ａ）〜（ｆ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図及
び部分拡大断面図である。
説明するための工程順に示した半導体チップの断面図及
び部分拡大断面図である。
【００１４】まず、図１（ａ）に示すように、表面にゲ
ート酸化膜（図示せず）を設けた半導体基板１の上に多
結晶シリコン膜を堆積し、リンなどの不純物をドープし
た後パターニングしてゲート電極２を形成する。次に、
ゲート電極２を含む表面にアルミニウム膜３をスパッタ
法で堆積する。このときのアルミニウム膜３の段差部は
図１（ｂ）のＡ部拡大図に示すように、アルミニウム膜
３の側面と底面が接触してボイド６を生じている場合が
ある。
ート酸化膜（図示せず）を設けた半導体基板１の上に多
結晶シリコン膜を堆積し、リンなどの不純物をドープし
た後パターニングしてゲート電極２を形成する。次に、
ゲート電極２を含む表面にアルミニウム膜３をスパッタ
法で堆積する。このときのアルミニウム膜３の段差部は
図１（ｂ）のＡ部拡大図に示すように、アルミニウム膜
３の側面と底面が接触してボイド６を生じている場合が
ある。
【００１５】次に、図１（ｃ）に示すように、アルミニ
ウム膜３の表面を４０〜８０℃の純水に浸すか又は陽極
酸化法により薄く酸化してボイド６内を含む表面に酸化
アルミニウム膜７を形成し、図１（ｄ）に示すように、
ボイド６内に酸化アルミニウム膜７を充填してボイド６
を消失させる。
ウム膜３の表面を４０〜８０℃の純水に浸すか又は陽極
酸化法により薄く酸化してボイド６内を含む表面に酸化
アルミニウム膜７を形成し、図１（ｄ）に示すように、
ボイド６内に酸化アルミニウム膜７を充填してボイド６
を消失させる。
【００１６】次に、図１（ｅ）に示すように、フォトレ
ジスト膜５を塗布しフォトリソグラフィ技術を用いてフ
ォトレジスト膜５をパターニングし、ＲＩＥエッチング
法によりフォトレジスト膜５をマスクとして酸化アルミ
ニウム膜７を異方性エッチングした後、さらに、リン酸
等の等方性のウェットエッチを行い、ゲート電極側面に
付着したアルミニウム膜３を除去する。次に、フォトレ
ジスト膜５を除去し、従来例と同様にイオン注入用のマ
スクを形成する。
ジスト膜５を塗布しフォトリソグラフィ技術を用いてフ
ォトレジスト膜５をパターニングし、ＲＩＥエッチング
法によりフォトレジスト膜５をマスクとして酸化アルミ
ニウム膜７を異方性エッチングした後、さらに、リン酸
等の等方性のウェットエッチを行い、ゲート電極側面に
付着したアルミニウム膜３を除去する。次に、フォトレ
ジスト膜５を除去し、従来例と同様にイオン注入用のマ
スクを形成する。
【００１７】このようにフォトレジスト膜５と酸化アル
ミニウム膜７とが密着しているので、ウェットエッチン
グ溶液がフォトレジスト膜５で被覆した部分に入りこみ
空隙が生じることは少ない。さらに、ウェットエッチン
グは、ゲート電極２の側面に残ったアルミニウム膜３を
除去するだけでよいので、エッチング時間は、従来に比
べかなり短かくすることができる。このため、ますます
空隙は生じにくいことになる。また、たとえ段差部分の
フォトレジスト膜５と酸化アルミニウム膜７との密着性
が悪くてウェットエッチング溶液がフォトレジスト膜５
で被膜した部分に入りこんだとしても酸化アルミニウム
膜７のエッチレートはアルミニウム膜に比べはるかに遅
いので空隙の発生まで至らない。このため、アルミニウ
ム膜３に空隙が生じても酸化アルミニウム膜７は残るの
でイオン注入のマスク性は十分確保できる。
ミニウム膜７とが密着しているので、ウェットエッチン
グ溶液がフォトレジスト膜５で被覆した部分に入りこみ
空隙が生じることは少ない。さらに、ウェットエッチン
グは、ゲート電極２の側面に残ったアルミニウム膜３を
除去するだけでよいので、エッチング時間は、従来に比
べかなり短かくすることができる。このため、ますます
空隙は生じにくいことになる。また、たとえ段差部分の
フォトレジスト膜５と酸化アルミニウム膜７との密着性
が悪くてウェットエッチング溶液がフォトレジスト膜５
で被膜した部分に入りこんだとしても酸化アルミニウム
膜７のエッチレートはアルミニウム膜に比べはるかに遅
いので空隙の発生まで至らない。このため、アルミニウ
ム膜３に空隙が生じても酸化アルミニウム膜７は残るの
でイオン注入のマスク性は十分確保できる。
【００１８】
【発明の効果】以上説明したように本発明は、イオン注
入用のマスク形成用に設けたアルミニウム膜の表面を薄
く酸化して酸化アルミニウム膜を形成することにより、
段差部に生じたボイドを消失させ、その結果アルミニウ
ム膜のエッチングに際して段差部に生ずる空隙の発生を
防止して、アルミニウム膜の部分的なイオンの突きぬけ
をなくし、イオン注入用マスクとしての性能を向上させ
るという効果を有する。
入用のマスク形成用に設けたアルミニウム膜の表面を薄
く酸化して酸化アルミニウム膜を形成することにより、
段差部に生じたボイドを消失させ、その結果アルミニウ
ム膜のエッチングに際して段差部に生ずる空隙の発生を
防止して、アルミニウム膜の部分的なイオンの突きぬけ
をなくし、イオン注入用マスクとしての性能を向上させ
るという効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図及び部分拡大断面図。
した半導体チップの断面図及び部分拡大断面図。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの斜視図及び部分拡大断面
図。
工程順に示した半導体チップの斜視図及び部分拡大断面
図。
１ 半導体基板 ２ ゲート電極 ３ アルミニウム膜 ４ 空隙 ５ フォトレジスト膜 ６ ボイド ７ 酸化アルミニウム膜
Claims (1)
- 【請求項１】 半導体基板上に設けたゲート電極を含む
表面にイオン注入マスク用のアルミニウム膜を堆積する
工程と、前記アルミニウム膜の表面を薄く酸化して酸化
アルミニウム膜を形成し且つ前記アルミニウム膜の段差
部に生じたボイド内に前記酸化アルミニウム膜を充填し
て前記ボイドを消失させる工程と、前記酸化アルミニウ
ム膜及びアルミニム膜を選択的にエッチングしてイオン
注入用マスクを形成する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24865891A JP3163678B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24865891A JP3163678B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590190A JPH0590190A (ja) | 1993-04-09 |
| JP3163678B2 true JP3163678B2 (ja) | 2001-05-08 |
Family
ID=17181409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24865891A Expired - Fee Related JP3163678B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163678B2 (ja) |
-
1991
- 1991-09-27 JP JP24865891A patent/JP3163678B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590190A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| JPS6352468B2 (ja) | ||
| JPH0473295B2 (ja) | ||
| JP2001351865A (ja) | 半導体装置の製造方法 | |
| JPH1145874A (ja) | 半導体装置の製造方法 | |
| JP3163678B2 (ja) | 半導体装置の製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| JPH0413854B2 (ja) | ||
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| KR940007292B1 (ko) | 트렌치를 이용한 소자분리 방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0130369B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JP3134395B2 (ja) | 半導体装置の製造方法 | |
| JPH05175328A (ja) | 半導体素子の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR20040003650A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR940001123B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
| LAPS | Cancellation because of no payment of annual fees |